Lines Matching full:tmp6
951 %tmp6 = add <4 x i32> %tmp3, %tmp5
952 ret <4 x i32> %tmp6
964 %tmp6 = add <2 x i64> %tmp3, %tmp5
965 ret <2 x i64> %tmp6
977 %tmp6 = call <4 x i32> @llvm.aarch64.neon.sqadd.v4i32(<4 x i32> %tmp3, <4 x i32> %tmp5)
978 ret <4 x i32> %tmp6
990 %tmp6 = call <2 x i64> @llvm.aarch64.neon.sqadd.v2i64(<2 x i64> %tmp3, <2 x i64> %tmp5)
991 ret <2 x i64> %tmp6
1004 %tmp6 = call <4 x i32> @llvm.aarch64.neon.sqadd.v4i32(<4 x i32> %tmp3, <4 x i32> %tmp5)
1005 ret <4 x i32> %tmp6
1018 %tmp6 = call <2 x i64> @llvm.aarch64.neon.sqadd.v2i64(<2 x i64> %tmp3, <2 x i64> %tmp5)
1019 ret <2 x i64> %tmp6
1077 %tmp6 = add <4 x i32> %tmp3, %tmp5
1078 ret <4 x i32> %tmp6
1090 %tmp6 = add <2 x i64> %tmp3, %tmp5
1091 ret <2 x i64> %tmp6
1104 %tmp6 = sub <4 x i32> %tmp3, %tmp5
1105 ret <4 x i32> %tmp6
1117 %tmp6 = sub <2 x i64> %tmp3, %tmp5
1118 ret <2 x i64> %tmp6
1130 %tmp6 = call <4 x i32> @llvm.aarch64.neon.sqsub.v4i32(<4 x i32> %tmp3, <4 x i32> %tmp5)
1131 ret <4 x i32> %tmp6
1143 %tmp6 = call <2 x i64> @llvm.aarch64.neon.sqsub.v2i64(<2 x i64> %tmp3, <2 x i64> %tmp5)
1144 ret <2 x i64> %tmp6
1157 %tmp6 = call <4 x i32> @llvm.aarch64.neon.sqsub.v4i32(<4 x i32> %tmp3, <4 x i32> %tmp5)
1158 ret <4 x i32> %tmp6
1171 %tmp6 = call <2 x i64> @llvm.aarch64.neon.sqsub.v2i64(<2 x i64> %tmp3, <2 x i64> %tmp5)
1172 ret <2 x i64> %tmp6
1184 %tmp6 = sub <4 x i32> %tmp3, %tmp5
1185 ret <4 x i32> %tmp6
1197 %tmp6 = sub <2 x i64> %tmp3, %tmp5
1198 ret <2 x i64> %tmp6
