Lines Matching defs:file_offset
181 unsigned file_offset[TGSI_FILE_COUNT];
802 ctx->shader->input[i].gpr = ctx->file_offset[TGSI_FILE_INPUT] + d->Range.First;
826 ctx->shader->output[i].gpr = ctx->file_offset[TGSI_FILE_OUTPUT] + d->Range.First;
981 r600_src->sel += ctx->file_offset[tgsi_src->Register.File];
1130 int gpr = ctx->file_offset[TGSI_FILE_INPUT] +
1228 ctx.file_offset[i] = 0;
1231 ctx.file_offset[TGSI_FILE_INPUT] = 1;
1239 ctx.file_offset[TGSI_FILE_INPUT] = evergreen_gpr_count(&ctx);
1255 radeon_llvm_ctx.reserved_reg_count = ctx.file_offset[TGSI_FILE_INPUT];
1268 ctx.file_offset[TGSI_FILE_OUTPUT] =
1269 ctx.file_offset[TGSI_FILE_INPUT];
1277 ctx.file_offset[TGSI_FILE_OUTPUT] =
1278 ctx.file_offset[TGSI_FILE_INPUT] +
1281 ctx.file_offset[TGSI_FILE_TEMPORARY] = ctx.file_offset[TGSI_FILE_OUTPUT] +
1286 ctx.file_offset[TGSI_FILE_CONSTANT] = 512;
1288 ctx.file_offset[TGSI_FILE_IMMEDIATE] = V_SQ_ALU_SRC_LITERAL;
1289 ctx.bc->ar_reg = ctx.file_offset[TGSI_FILE_TEMPORARY] +
1757 r600_dst->sel += ctx->file_offset[tgsi_dst->Register.File];
3751 return ctx->file_offset[inst->Src[index].Register.File] + inst->Src[index].Register.Index;
4083 tex.dst_gpr = ctx->file_offset[inst->Dst[0].Register.File] + inst->Dst[0].Register.Index;
