Lines Matching defs:XX
3545 # define XX(_n) *p++ = (_n)
3552 case Asse_MOV: /*movups*/ XX(rex); XX(0x0F); XX(0x10); break;
3553 case Asse_OR: XX(rex); XX(0x0F); XX(0x56); break;
3554 case Asse_XOR: XX(rex); XX(0x0F); XX(0x57); break;
3555 case Asse_AND: XX(rex); XX(0x0F); XX(0x54); break;
3556 case Asse_ANDN: XX(rex); XX(0x0F); XX(0x55); break;
3557 case Asse_PACKSSD: XX(0x66); XX(rex); XX(0x0F); XX(0x6B); break;
3558 case Asse_PACKSSW: XX(0x66); XX(rex); XX(0x0F); XX(0x63); break;
3559 case Asse_PACKUSW: XX(0x66); XX(rex); XX(0x0F); XX(0x67); break;
3560 case Asse_ADD8: XX(0x66); XX(rex); XX(0x0F); XX(0xFC); break;
3561 case Asse_ADD16: XX(0x66); XX(rex); XX(0x0F); XX(0xFD); break;
3562 case Asse_ADD32: XX(0x66); XX(rex); XX(0x0F); XX(0xFE); break;
3563 case Asse_ADD64: XX(0x66); XX(rex); XX(0x0F); XX(0xD4); break;
3564 case Asse_QADD8S: XX(0x66); XX(rex); XX(0x0F); XX(0xEC); break;
3565 case Asse_QADD16S: XX(0x66); XX(rex); XX(0x0F); XX(0xED); break;
3566 case Asse_QADD8U: XX(0x66); XX(rex); XX(0x0F); XX(0xDC); break;
3567 case Asse_QADD16U: XX(0x66); XX(rex); XX(0x0F); XX(0xDD); break;
3568 case Asse_AVG8U: XX(0x66); XX(rex); XX(0x0F); XX(0xE0); break;
3569 case Asse_AVG16U: XX(0x66); XX(rex); XX(0x0F); XX(0xE3); break;
3570 case Asse_CMPEQ8: XX(0x66); XX(rex); XX(0x0F); XX(0x74); break;
3571 case Asse_CMPEQ16: XX(0x66); XX(rex); XX(0x0F); XX(0x75); break;
3572 case Asse_CMPEQ32: XX(0x66); XX(rex); XX(0x0F); XX(0x76); break;
3573 case Asse_CMPGT8S: XX(0x66); XX(rex); XX(0x0F); XX(0x64); break;
3574 case Asse_CMPGT16S: XX(0x66); XX(rex); XX(0x0F); XX(0x65); break;
3575 case Asse_CMPGT32S: XX(0x66); XX(rex); XX(0x0F); XX(0x66); break;
3576 case Asse_MAX16S: XX(0x66); XX(rex); XX(0x0F); XX(0xEE); break;
3577 case Asse_MAX8U: XX(0x66); XX(rex); XX(0x0F); XX(0xDE); break;
3578 case Asse_MIN16S: XX(0x66); XX(rex); XX(0x0F); XX(0xEA); break;
3579 case Asse_MIN8U: XX(0x66); XX(rex); XX(0x0F); XX(0xDA); break;
3580 case Asse_MULHI16U: XX(0x66); XX(rex); XX(0x0F); XX(0xE4); break;
3581 case Asse_MULHI16S: XX(0x66); XX(rex); XX(0x0F); XX(0xE5); break;
3582 case Asse_MUL16: XX(0x66); XX(rex); XX(0x0F); XX(0xD5); break;
3583 case Asse_SHL16: XX(0x66); XX(rex); XX(0x0F); XX(0xF1); break;
3584 case Asse_SHL32: XX(0x66); XX(rex); XX(0x0F); XX(0xF2); break;
3585 case Asse_SHL64: XX(0x66); XX(rex); XX(0x0F); XX(0xF3); break;
3586 case Asse_SAR16: XX(0x66); XX(rex); XX(0x0F); XX(0xE1); break;
3587 case Asse_SAR32: XX(0x66); XX(rex); XX(0x0F); XX(0xE2); break;
3588 case Asse_SHR16: XX(0x66); XX(rex); XX(0x0F); XX(0xD1); break;
3589 case Asse_SHR32: XX(0x66); XX(rex); XX(0x0F); XX(0xD2); break;
3590 case Asse_SHR64: XX(0x66); XX(rex); XX(0x0F); XX(0xD3); break;
3591 case Asse_SUB8: XX(0x66); XX(rex); XX(0x0F); XX(0xF8); break;
3592 case Asse_SUB16: XX(0x66); XX(rex); XX(0x0F); XX(0xF9); break;
3593 case Asse_SUB32: XX(0x66); XX(rex); XX(0x0F); XX(0xFA); break;
3594 case Asse_SUB64: XX(0x66); XX(rex); XX(0x0F); XX(0xFB); break;
3595 case Asse_QSUB8S: XX(0x66); XX(rex); XX(0x0F); XX(0xE8); break;
3596 case Asse_QSUB16S: XX(0x66); XX(rex); XX(0x0F); XX(0xE9); break;
3597 case Asse_QSUB8U: XX(0x66); XX(rex); XX(0x0F); XX(0xD8); break;
3598 case Asse_QSUB16U: XX(0x66); XX(rex); XX(0x0F); XX(0xD9); break;
3599 case Asse_UNPCKHB: XX(0x66); XX(rex); XX(0x0F); XX(0x68); break;
3600 case Asse_UNPCKHW: XX(0x66); XX(rex); XX(0x0F); XX(0x69); break;
3601 case Asse_UNPCKHD: XX(0x66); XX(rex); XX(0x0F); XX(0x6A); break;
3602 case Asse_UNPCKHQ: XX(0x66); XX(rex); XX(0x0F); XX(0x6D); break;
3603 case Asse_UNPCKLB: XX(0x66); XX(rex); XX(0x0F); XX(0x60); break;
3604 case Asse_UNPCKLW: XX(0x66); XX(rex); XX(0x0F); XX(0x61); break;
3605 case Asse_UNPCKLD: XX(0x66); XX(rex); XX(0x0F); XX(0x62); break;
3606 case Asse_UNPCKLQ: XX(0x66); XX(rex); XX(0x0F); XX(0x6C); break;
3611 # undef XX
