Home | History | Annotate | Download | only in examples

Lines Matching refs:v_out

36 // __ Fmul(v<v_out>.V4S(), v4.V4S(),  v<s_column>.S(), 0);
37 // __ Fmla(v<v_out>.V4S(), v5.V4S(),  v<s_column>.S(), 1);
38 // __ Fmla(v<v_out>.V4S(), v6.V4S(),  v<s_column>.S(), 2);
39 // __ Fmla(v<v_out>.V4S(), v7.V4S(),  v<s_column>.S(), 3);
41 // v<v_out> corresponds to a column of the output matrix (v0, v1, v2 or v3).
47   // 'v_out' splits a Q register into 4 lanes of 32 bits each.
48   VRegister v_out = VRegister(out_column, kQRegSize, 4);
52   __ Fmul(v_out, v4.V4S(), v_in, 0);  // e.g. (v0.V4S(), v4.V4S(),  v8.S(), 0).
53   __ Fmla(v_out, v5.V4S(), v_in, 1);
54   __ Fmla(v_out, v6.V4S(), v_in, 2);
55   __ Fmla(v_out, v7.V4S(), v_in, 3);