Lines Matching full:spill
109 // Reserve 1 SGPR for scratch wave offset in case we need to spill.
116 // to spill.
197 default: llvm_unreachable("Invalid spill opcode");
271 // SGPR register spill
282 struct SIMachineFunctionInfo::SpilledReg Spill =
285 if (Spill.VGPR == AMDGPU::NoRegister) {
292 Spill.VGPR)
294 .addImm(Spill.Lane);
315 struct SIMachineFunctionInfo::SpilledReg Spill =
318 if (Spill.VGPR == AMDGPU::NoRegister) {
326 .addReg(Spill.VGPR)
327 .addImm(Spill.Lane)
351 // VGPR register spill
