Lines Matching refs:SimpleTy
353 switch (VT.getSimpleVT().SimpleTy) {
443 switch (VT.getSimpleVT().SimpleTy) {
534 switch (VT.getSimpleVT().SimpleTy) {
1163 switch (VT.getSimpleVT().SimpleTy) {
1180 switch (VT.getSimpleVT().SimpleTy) {
1343 if (SrcVT.SimpleTy == MVT::i1) {
1356 switch (SrcVT.SimpleTy) {
1473 switch (SourceVT.SimpleTy) {
1663 switch (VT.SimpleTy) {
1707 if (VT.SimpleTy == MVT::i16) {
1711 } else if (VT.SimpleTy == MVT::i32) {
1715 } else if (VT.SimpleTy == MVT::i64) {
1925 switch (RetVT.SimpleTy) {
1962 (RetVT.SimpleTy == MVT::f32) ? X86::VCMPSSrr : X86::VCMPSDrr;
1964 (RetVT.SimpleTy == MVT::f32) ? X86::VBLENDVPSrr : X86::VBLENDVPDrr;
1991 switch (RetVT.SimpleTy) {
2344 switch (VT.SimpleTy) {
2485 switch (VT.SimpleTy) {
2587 TII.get(Opc[IsDec][VT.SimpleTy-MVT::i8]), ResultReg)
2614 TII.get(TargetOpcode::COPY), Reg[VT.SimpleTy-MVT::i8])
2616 ResultReg = fastEmitInst_r(MULOpc[VT.SimpleTy-MVT::i8],
2630 ResultReg = fastEmitInst_rr(MULOpc[VT.SimpleTy-MVT::i8],
2680 switch (VT.SimpleTy) {
2752 switch (ArgVT.getSimpleVT().SimpleTy) {
2790 switch (VT.SimpleTy) {
3304 switch (VT.SimpleTy) {
3326 switch (VT.SimpleTy) {
3365 switch (VT.SimpleTy) {
3523 switch (VT.SimpleTy) {
