Lines Matching full:__v4sf
131 return (__m128) __builtin_ia32_andnps128_mask ((__v4sf) __A,
132 (__v4sf) __B,
133 (__v4sf) __W,
139 return (__m128) __builtin_ia32_andnps128_mask ((__v4sf) __A,
140 (__v4sf) __B,
141 (__v4sf)
199 return (__m128) __builtin_ia32_andps128_mask ((__v4sf) __A,
200 (__v4sf) __B,
201 (__v4sf) __W,
207 return (__m128) __builtin_ia32_andps128_mask ((__v4sf) __A,
208 (__v4sf) __B,
209 (__v4sf)
268 return (__m128) __builtin_ia32_xorps128_mask ((__v4sf) __A,
269 (__v4sf) __B,
270 (__v4sf) __W,
276 return (__m128) __builtin_ia32_xorps128_mask ((__v4sf) __A,
277 (__v4sf) __B,
278 (__v4sf)
336 return (__m128) __builtin_ia32_orps128_mask ((__v4sf) __A,
337 (__v4sf) __B,
338 (__v4sf) __W,
344 return (__m128) __builtin_ia32_orps128_mask ((__v4sf) __A,
345 (__v4sf) __B,
346 (__v4sf)
437 return (__m128i) __builtin_ia32_cvtps2qq128_mask ((__v4sf) __A,
444 return (__m128i) __builtin_ia32_cvtps2qq128_mask ((__v4sf) __A,
451 return (__m128i) __builtin_ia32_cvtps2qq128_mask ((__v4sf) __A,
458 return (__m256i) __builtin_ia32_cvtps2qq256_mask ((__v4sf) __A,
465 return (__m256i) __builtin_ia32_cvtps2qq256_mask ((__v4sf) __A,
472 return (__m256i) __builtin_ia32_cvtps2qq256_mask ((__v4sf) __A,
479 return (__m128i) __builtin_ia32_cvtps2uqq128_mask ((__v4sf) __A,
486 return (__m128i) __builtin_ia32_cvtps2uqq128_mask ((__v4sf) __A,
493 return (__m128i) __builtin_ia32_cvtps2uqq128_mask ((__v4sf) __A,
500 return (__m256i) __builtin_ia32_cvtps2uqq256_mask ((__v4sf) __A,
507 return (__m256i) __builtin_ia32_cvtps2uqq256_mask ((__v4sf) __A,
514 return (__m256i) __builtin_ia32_cvtps2uqq256_mask ((__v4sf) __A,
564 (__v4sf) _mm_setzero_ps(),
571 (__v4sf) __W,
578 (__v4sf) _mm_setzero_ps(),
585 (__v4sf) _mm_setzero_ps(),
592 (__v4sf) __W,
599 (__v4sf) _mm_setzero_ps(),
689 return (__m128i) __builtin_ia32_cvttps2qq128_mask ((__v4sf) __A,
696 return (__m128i) __builtin_ia32_cvttps2qq128_mask ((__v4sf) __A,
703 return (__m128i) __builtin_ia32_cvttps2qq128_mask ((__v4sf) __A,
710 return (__m256i) __builtin_ia32_cvttps2qq256_mask ((__v4sf) __A,
717 return (__m256i) __builtin_ia32_cvttps2qq256_mask ((__v4sf) __A,
724 return (__m256i) __builtin_ia32_cvttps2qq256_mask ((__v4sf) __A,
731 return (__m128i) __builtin_ia32_cvttps2uqq128_mask ((__v4sf) __A,
738 return (__m128i) __builtin_ia32_cvttps2uqq128_mask ((__v4sf) __A,
745 return (__m128i) __builtin_ia32_cvttps2uqq128_mask ((__v4sf) __A,
752 return (__m256i) __builtin_ia32_cvttps2uqq256_mask ((__v4sf) __A,
759 return (__m256i) __builtin_ia32_cvttps2uqq256_mask ((__v4sf) __A,
766 return (__m256i) __builtin_ia32_cvttps2uqq256_mask ((__v4sf) __A,
816 (__v4sf) _mm_setzero_ps(),
823 (__v4sf) __W,
830 (__v4sf) _mm_setzero_ps(),
837 (__v4sf) _mm_setzero_ps(),
844 (__v4sf) __W,
851 (__v4sf) _mm_setzero_ps(),
880 (__m128) __builtin_ia32_rangeps128_mask ((__v4sf) __A, (__v4sf) __B, __C, \
881 (__v4sf) _mm_setzero_ps(), (__mmask8) -1); })
884 (__m128) __builtin_ia32_rangeps128_mask ((__v4sf) __A, (__v4sf) __B, __C, \
885 (__v4sf) __W, (__mmask8) __U); })
888 (__m128) __builtin_ia32_rangeps128_mask ((__v4sf) __A, (__v4sf) __B, __C, \
889 (__v4sf) _mm_setzero_ps(), (__mmask8) __U); })
928 (__m128) __builtin_ia32_reduceps128_mask ((__v4sf) __A, __B, \
929 (__v4sf) _mm_setzero_ps(), (__mmask8) -1); })
932 (__m128) __builtin_ia32_reduceps128_mask ((__v4sf) __A, __B, \
933 (__v4sf) __W, (__mmask8) __U); })
936 (__m128) __builtin_ia32_reduceps128_mask ((__v4sf) __A, __B, \
937 (__v4sf) _mm_setzero_ps(), (__mmask8) __U); })
