Lines Matching refs:isReg
312 bool isReg() const { return Kind == CV_Register; }
316 assert(isReg() && "Wrong CountValue accessor");
320 assert(isReg() && "Wrong CountValue accessor");
329 if (isReg()) { OS << PrintReg(Contents.R.Reg, TRI, Contents.R.Sub); }
642 if (Op1.isReg()) {
662 if (InitialValue->isReg()) {
669 if (EndValue->isReg()) {
696 if (Start->isReg()) {
702 if (End->isReg()) {
709 if (!Start->isReg() && !Start->isImm())
711 if (!End->isReg() && !End->isImm())
809 bool RegToImm = Start->isReg() && End->isImm(); // for (reg..imm)
810 bool RegToReg = Start->isReg() && End->isReg(); // for (reg..reg)
847 if (Start->isReg()) {
958 if (!MO.isReg() || !MO.isDef())
999 if (!MO.isReg() || !MO.isDef())
1019 if (!OPO.isReg() || !OPO.isDef())
1054 if (!MO.isReg() || !MO.isDef())
1170 if (TripCount->isReg()) {
1206 if (TripCount->isReg()) {
1303 if (MO.isReg() && MO.isUse()) {
1380 if (!InitVal->isReg())
1463 if (!MO.isReg())
1545 assert(MO.isReg());
1664 if (!Cond[CSz-1].isReg())
1682 if (MO.isReg()) {
1731 if (MO.isReg() && MO.getReg() == RB.first) {
1739 } else if (MO.isReg()) {
1797 if (MO.isReg() && MO.getReg() == RB.first) {
