Lines Matching full:1111
287 /** 1111 10sd rdst im sz mov%s #%1, %0 */
334 /** 1111 1110 01sz isrc bsrc rdst mov%s [%1, %2], %0 */
337 /** 1111 1110 00sz isrc bsrc rdst mov%s %0, [%1, %2] */
340 /** 1111 1110 11sz isrc bsrc rdst movu%s [%1, %2], %0 */
343 /** 1111 1101 0010 0p sz rdst rsrc mov%s %1, %0 */
347 /** 1111 1101 0010 1p sz rsrc rdst mov%s %1, %0 */
357 /** 1111 1101 0011 1p sz rsrc rdst movu%s %1, %0 */
364 /** 0110 1111 dsta dstb popm %1-%2 */
376 /** 1111 01ss rsrc 10sz push%s %1 */
382 /** 1111 1100 0100 00ss rsrc rdst xchg %1%S1, %0 */
391 /** 1111 1101 0111 im00 1110rdst stz #%1, %0 */
394 /** 1111 1101 0111 im00 1111rdst stnz #%1, %0 */
403 /** 0011 1111 rega regb rtsd #%1, %2-%0 */
421 /** 1111 1111 0100 rdst srca srcb and %2, %1, %0 */
439 /** 1111 1111 0101 rdst srca srcb or %2, %1, %0 */
445 /** 1111 1101 0111 im00 1101rdst xor #%1, %0 */
448 /** 1111 1100 0011 01ss rsrc rdst xor %1%S1, %0 */
460 /** 1111 1100 0011 1011 rsrc rdst not %1, %0 */
466 /** 1111 1101 0111 im00 1100rdst tst #%1, %2 */
469 /** 1111 1100 0011 00ss rsrc rdst tst %1%S1, %2 */
481 /** 1111 1100 0000 0111 rsrc rdst neg %2, %0 */
487 /** 1111 1101 0111 im00 0010rdst adc #%1, %0 */
490 /** 1111 1100 0000 1011 rsrc rdst adc %1, %0 */
511 /** 1111 1111 0010 rdst srca srcb add %2, %1, %0 */
544 /** 1111 1111 0000 rdst srca srcb sub %2, %1, %0 */
550 /** 1111 1100 0000 0011 rsrc rdst sbb %1, %0 */
563 /** 1111 1100 0000 1111 rsrc rdst abs %1, %0 */
569 /** 1111 1101 0111 im00 0100rdst max #%1, %0 */
572 /** 1111 1100 0001 00ss rsrc rdst max %1%S1, %0 */
589 /** 1111 1101 0111 im00 0101rdst min #%1, %0 */
592 /** 1111 1100 0001 01ss rsrc rdst min %1%S1, %0 */
613 /** 1111 1111 0011 rdst srca srcb mul %2, %1, %0 */
619 /** 1111 1101 0111 im00 0110rdst emul #%1, %0 */
622 /** 1111 1100 0001 10ss rsrc rdst emul %1%S1, %0 */
631 /** 1111 1101 0111 im00 0111rdst emulu #%1, %0 */
634 /** 1111 1100 0001 11ss rsrc rdst emulu %1%S1, %0 */
643 /** 1111 1101 0111 im00 1000rdst div #%1, %0 */
646 /** 1111 1100 0010 00ss rsrc rdst div %1%S1, %0 */
655 /** 1111 1101 0111 im00 1001rdst divu #%1, %0 */
658 /** 1111 1100 0010 01ss rsrc rdst divu %1%S1, %0 */
670 /** 1111 1101 0110 0010 rsrc rdst shll %2, %0 */
673 /** 1111 1101 110immmm rsrc rdst shll #%2, %1, %0 */
680 /** 1111 1101 0110 0001 rsrc rdst shar %2, %0 */
683 /** 1111 1101 101immmm rsrc rdst shar #%2, %1, %0 */
690 /** 1111 1101 0110 0000 rsrc rdst shlr %2, %0 */
693 /** 1111 1101 100immmm rsrc rdst shlr #%2, %1, %0 */
705 /** 1111 1101 0110 111i mmmm rdst rotl #%1, %0 */
708 /** 1111 1101 0110 0110 rsrc rdst rotl %1, %0 */
711 /** 1111 1101 0110 110i mmmm rdst rotr #%1, %0 */
714 /** 1111 1101 0110 0100 rsrc rdst rotr %1, %0 */
717 /** 1111 1101 0110 0101 rsrc rdst revw %1, %0 */
720 /** 1111 1101 0110 0111 rsrc rdst revl %1, %0 */
748 /** 0111 1111 0100 rsrc bra.l %0 */
752 /** 0111 1111 0000 rsrc jmp %0 */
755 /** 0111 1111 0001 rsrc jsr %0 */
764 /** 0111 1111 0101 rsrc bsr.l %0 */
779 /** 0111 1111 1000 0011 scmpu */
782 /** 0111 1111 1000 0111 smovu */
785 /** 0111 1111 1000 1011 smovb */
788 /** 0111 1111 1000 00sz suntil%s */
791 /** 0111 1111 1000 01sz swhile%s */
794 /** 0111 1111 1000 1111 smovf */
797 /** 0111 1111 1000 10sz sstr%s */
803 /** 0111 1111 1000 11sz rmpa%s */
809 /** 1111 1101 0000 0000 srca srcb mulhi %1, %2 */
812 /** 1111 1101 0000 0001 srca srcb mullo %1, %2 */
815 /** 1111 1101 0000 0100 srca srcb machi %1, %2 */
818 /** 1111 1101 0000 0101 srca srcb maclo %1, %2 */
821 /** 1111 1101 0001 0111 0000 rsrc mvtachi %1 */
824 /** 1111 1101 0001 0111 0001 rsrc mvtaclo %1 */
827 /** 1111 1101 0001 1111 0000 rdst mvfachi %0 */
830 /** 1111 1101 0001 1111 0010 rdst mvfacmi %0 */
833 /** 1111 1101 0001 1111 0001 rdst mvfaclo %0 */
836 /** 1111 1101 0001 1000 000i 0000 racw #%1 */
845 /** 0111 1111 1001 0011 satr */
851 /** 1111 1101 0111 0010 0010 rdst fadd #%1, %0 */
854 /** 1111 1100 1000 10sd rsrc rdst fadd %1%S1, %0 */
857 /** 1111 1101 0111 0010 0001 rdst fcmp #%1, %0 */
860 /** 1111 1100 1000 01sd rsrc rdst fcmp %1%S1, %0 */
863 /** 1111 1101 0111 0010 0000 rdst fsub #%1, %0 */
866 /** 1111 1100 1000 00sd rsrc rdst fsub %1%S1, %0 */
869 /** 1111 1100 1001 01sd rsrc rdst ftoi %1%S1, %0 */
872 /** 1111 1101 0111 0010 0011 rdst fmul #%1, %0 */
875 /** 1111 1100 1000 11sd rsrc rdst fmul %1%S1, %0 */
878 /** 1111 1101 0111 0010 0100 rdst fdiv #%1, %0 */
881 /** 1111 1100 1001 00sd rsrc rdst fdiv %1%S1, %0 */
884 /** 1111 1100 1001 10sd rsrc rdst round %1%S1, %0 */
887 /** 1111 1100 0100 01sd rsrc rdst itof %1%S1, %0 */
896 /** 1111 00sd rdst 0bit bset #%1, %0%S0 */
899 /** 1111 1100 0110 00sd rdst rsrc bset %1, %0%S0 */
908 /** 1111 00sd rdst 1bit bclr #%1, %0%S0 */
911 /** 1111 1100 0110 01sd rdst rsrc bclr %1, %0%S0 */
920 /** 1111 01sd rdst 0bit btst #%2, %1%S1 */
923 /** 1111 1100 0110 10sd rdst rsrc btst %2, %1%S1 */
932 /** 1111 1100 111bit sd rdst 1111 bnot #%1, %0%S0 */
935 /** 1111 1100 0110 11sd rdst rsrc bnot %1, %0%S0 */
940 /** 1111 1101 111bittt 1111 rdst bnot #%1, %0 */
944 /** 1111 1100 111bit sd rdst cond bm%2 #%1, %0%S0 */
947 /** 1111 1101 111 bittt cond rdst bm%2 #%1, %0%S0 */
953 /** 0111 1111 1011 rdst clrpsw %0 */
956 /** 0111 1111 1010 rdst setpsw %0 */
968 /** 1111 1101 0111 im11 000crdst mvtc #%1, %0 */
971 /** 1111 1101 0110 100c rsrc rdst mvtc %1, %0 */
974 /** 1111 1101 0110 101s rsrc rdst mvfc %1, %0 */
980 /** 0111 1111 1001 0100 rtfi */
983 /** 0111 1111 1001 0101 rte */
995 /** 0111 1111 1001 0110 wait */
1001 /** 1111 1100 1101 sz sd rdst cond sc%1%s %0 */
