| /external/llvm/test/CodeGen/AMDGPU/ |
| pv-packing.ll | 20 %12 = fmul float %0, %3
22 %14 = fmul float %1, %4
24 %16 = fmul float %2, %5
26 %18 = fmul float %11, %11
|
| schedule-vs-if-nested-loop.ll | 26 %13 = fmul float %12, %0
29 %16 = fmul float %15, %0
32 %19 = fmul float %18, %0
35 %22 = fmul float %21, %0
38 %25 = fmul float %24, %1
42 %29 = fmul float %28, %1
46 %33 = fmul float %32, %1
50 %37 = fmul float %36, %1
54 %41 = fmul float %40, %2
58 %45 = fmul float %44, %
[all...] |
| texture-input-merge.ll | 10 %5 = fmul float %1, 3.0
11 %6 = fmul float %2, 3.0
12 %7 = fmul float %3, 3.0
13 %8 = fmul float %4, 3.0
|
| /external/llvm/test/CodeGen/Mips/ |
| fp16static.ll | 9 %mul = fmul float %0, %1
|
| /external/llvm/test/CodeGen/NVPTX/ |
| fma.ll | 9 %a = fmul float %x, %y
18 %a = fmul float %x, %y
28 %a = fmul double %x, %y
37 %a = fmul double %x, %y
|
| fma-disable.ll | 11 %a = fmul float %x, %y
21 %a = fmul double %x, %y
|
| /external/llvm/test/CodeGen/PowerPC/ |
| a2-fp-basic.ll | 15 %mul.rl = fmul double %a.real, %b.real
16 %mul.rr = fmul double %a.imag, %b.imag
18 %mul.il = fmul double %a.imag, %b.real
19 %mul.ir = fmul double %a.real, %b.imag
|
| ppc440-fp-basic.ll | 15 %mul.rl = fmul double %a.real, %b.real
16 %mul.rr = fmul double %a.imag, %b.imag
18 %mul.il = fmul double %a.imag, %b.real
19 %mul.ir = fmul double %a.real, %b.imag
|
| /external/llvm/test/CodeGen/SPARC/ |
| 2006-01-22-BitConvertLegalize.ll | 5 %tmp.37.i = fmul float 0.000000e+00, %tmp.33.i ; <float> [#uses=1]
|
| /external/llvm/test/CodeGen/X86/ |
| break-anti-dependencies.ll | 15 %2 = fmul double %1, 1.200000e+00
17 %4 = fmul double %3, 1.400000e+00
22 %9 = fmul double %8, 7.200000e+00
24 %11 = fmul double %10, 7.400000e+00
|
| fp-stack-set-st1.ll | 5 %asmtmp = tail call { double, double } asm sideeffect "fmul\09%st(1),%st\0A\09fst\09%st(1)\0A\09frndint\0A\09fxch %st(1)\0A\09fsub\09%st(1),%st\0A\09f2xm1\0A\09", "={st},={st(1)},0,1,~{dirflag},~{fpsr},~{flags}"(double 0x4030FEFBD582097D, double 4.620000e+01) nounwind ; <{ double, double }> [#uses=0]
|
| pr18846.ll | 49 %mul.i4690 = fmul <8 x float> %7, undef
51 %mul.i4616 = fmul <8 x float> %8, undef
52 %mul.i4598 = fmul <8 x float> undef, undef
54 %mul.i4594 = fmul <8 x float> %6, undef
56 %mul.i4578 = fmul <8 x float> %9, undef
61 %mul.i4564 = fmul <8 x float> %4, undef
63 %mul.i4560 = fmul <8 x float> %5, undef
66 %mul.i4546 = fmul <8 x float> %7, undef
68 %mul.i4544 = fmul <8 x float> %8, undef
74 %mul.i4454 = fmul <8 x float> undef, unde
[all...] |
| masked-iv-safe.ll | 20 %t2 = fmul double %t1, 0.1
25 %t5 = fmul double %t4, 2.3
29 %t8 = fmul double %t7, 4.5
53 %t2 = fmul double %t1, 0.1
58 %t5 = fmul double %t4, 2.3
62 %t8 = fmul double %t7, 4.5
87 %t2 = fmul double %t1, 0.1
93 %t5 = fmul double %t4, 2.3
97 %t8 = fmul double %t7, 4.5
122 %t2 = fmul double %t1, 0.
[all...] |
| /external/llvm/test/Transforms/SLPVectorizer/X86/ |
| crash_smallpt.ll | 43 %mul.i254.us = fmul double %add.i264.us, 1.400000e+02
44 %mul2.i256.us = fmul double %add4.i267.us, 1.400000e+02
47 %mul.i.i.us = fmul double undef, %add.i264.us
48 %mul2.i.i.us = fmul double undef, %add4.i267.us
74 %mul.i.i790 = fmul double undef, undef
75 %mul3.i.i792 = fmul double undef, undef
76 %mul.i764 = fmul double undef, %mul3.i.i792
77 %mul4.i767 = fmul double undef, undef
79 %mul6.i770 = fmul double undef, %mul.i.i790
80 %mul9.i772 = fmul double undef, %mul3.i.i79
[all...] |
| reduction2.ll | 18 %A4 = fmul double %4, %4
19 %A42 = fmul double %A4, %A4
23 %A7 = fmul double %7, %7
24 %A72 = fmul double %A7, %A7
|
| horizontal.ll | 19 ; NOSTORE: fmul <4 x float>
37 %mul2 = fmul float %1, 7.000000e+00
41 %mul5 = fmul float %2, 7.000000e+00
46 %mul10 = fmul float %3, 7.000000e+00
51 %mul15 = fmul float %4, 7.000000e+00
79 ; CHECK: fmul <4 x float>
104 %mul3 = fmul float %0, %5
108 %mul7 = fmul float %1, %6
113 %mul13 = fmul float %2, %7
118 %mul19 = fmul float %3, %
[all...] |
| /toolchain/binutils/binutils-2.25/gas/testsuite/gas/mmix/ |
| reg-op.d | 7 0: 10170c43 fmul \$23,\$12,\$67
|
| /external/clang/test/CodeGen/ |
| aarch64-neon-fma.c | 11 // CHECK: fmul {{v[0-9]+}}.2s, {{v[0-9]+}}.2s, {{v[0-9]+}}.s[0]
20 // CHECK: fmul {{v[0-9]+}}.4s, {{v[0-9]+}}.4s, {{v[0-9]+}}.s[0]
29 // CHECK: fmul {{v[0-9]+}}.2d, {{v[0-9]+}}.2d, {{v[0-9]+}}.d[0]
38 // CHECK: fmul {{v[0-9]+}}.4s, {{v[0-9]+}}.4s, {{v[0-9]+}}.s[0]
47 // CHECK: fmul {{v[0-9]+}}.2s, {{v[0-9]+}}.2s, {{v[0-9]+}}.s[0]
56 // CHECK: fmul {{v[0-9]+}}.2d, {{v[0-9]+}}.2d, {{v[0-9]+}}.d[0]
65 // CHECK: fmul {{v[0-9]+}}.2s, {{v[0-9]+}}.2s, {{v[0-9]+}}.s[0]
73 // CHECK: fmul {{v[0-9]+}}.4s, {{v[0-9]+}}.4s, {{v[0-9]+}}.s[0]
81 // CHECK: fmul {{v[0-9]+}}.2s, {{v[0-9]+}}.2s, {{v[0-9]+}}.s[0]
89 // CHECK: fmul {{v[0-9]+}}.4s, {{v[0-9]+}}.4s, {{v[0-9]+}}.s[0
[all...] |
| /external/llvm/test/CodeGen/AArch64/ |
| arm64-misched-basic-A53.ll | 138 %mul2 = fmul float undef, undef
140 %mul4 = fmul float undef, %add3
145 %mul9 = fmul float %div8, %sub7
146 %mul14 = fmul float %sub6, %div8
148 %mul15 = fmul float undef, %div8
150 %mul12 = fmul float 0.000000e+00, %div8
151 %mul13 = fmul float %add1, %mul9
152 %mul21 = fmul float %add5, %mul11
155 %mul28 = fmul float %add1, %mul10
156 %mul33 = fmul float %add5, %mul1
[all...] |
| arm64-fmadd.ll | 16 %mul = fmul float %0, -1.000000e+00
24 %mul = fmul float %b, -1.000000e+00
33 %mul = fmul float %b, -1.000000e+00
42 %mul = fmul float %c, -1.000000e+00
60 %mul = fmul double %0, -1.000000e+00
68 %mul = fmul double %b, -1.000000e+00
77 %mul = fmul double %b, -1.000000e+00
86 %mul = fmul double %c, -1.000000e+00
|
| /external/llvm/test/CodeGen/ARM/ |
| 2011-11-14-EarlyClobber.ll | 37 %mul = fmul double %0, %1
39 %mul3 = fmul double %mul, %sub
41 %mul5 = fmul double %2, %call1
45 %mul11 = fmul double %3, undef
46 %mul13 = fmul double %mul11, %sub
48 %mul15 = fmul double %4, %call1
53 %mul22 = fmul double %5, %6
54 %mul24 = fmul double %mul22, %sub
|
| flag-crash.ll | 24 %9 = fmul float %1, undef
25 %10 = fmul float %3, undef
|
| fmscs.ll | 16 %0 = fmul float %a, %b
32 %0 = fmul double %a, %b
|
| fnmacs.ll | 16 %0 = fmul float %a, %b
32 %0 = fmul double %a, %b
|
| fpconsts.ll | 23 %0 = fmul double %x, -1.300000e+01
31 %0 = fmul float %x, -2.400000e+01
|
