| /toolchain/binutils/binutils-2.25/gas/testsuite/gas/mips/ |
| r5900-full-vu0.s | 8 vabs.xyzw $vf0xyzw,$vf31xyzw
9 vadd.xyzw $vf10xyzw,$vf31xyzw,$vf0xyzw
10 vaddi.xyzw $vf10xyzw,$vf31xyzw,$I
11 vaddq.xyzw $vf10xyzw,$vf31xyzw,$Q
12 vaddw.xyzw $vf10xyzw,$vf31xyzw,$vf1w
13 vaddx.xyzw $vf10xyzw,$vf31xyzw,$vf1x
14 vaddy.xyzw $vf10xyzw,$vf31xyzw,$vf1y
15 vaddz.xyzw $vf10xyzw,$vf31xyzw,$vf1z
16 vadda.xyzw $ACCxyzw,$vf0xyzw,$vf31xyzw
17 vaddai.xyzw $ACCxyzw,$vf31xyzw,$
[all...] |
| r5900-full-vu0.d | 8 [0-9a-f]+ <[^>]*> 4be0f9fd vabs\.xyzw \$vf0xyzw,\$vf31xyzw
9 [0-9a-f]+ <[^>]*> 4be0faa8 vadd\.xyzw \$vf10xyzw,\$vf31xyzw,\$vf0xyzw
10 [0-9a-f]+ <[^>]*> 4be0faa2 vaddi\.xyzw \$vf10xyzw,\$vf31xyzw,\$I
11 [0-9a-f]+ <[^>]*> 4be0faa0 vaddq\.xyzw \$vf10xyzw,\$vf31xyzw,\$Q
12 [0-9a-f]+ <[^>]*> 4be1fa83 vaddw\.xyzw \$vf10xyzw,\$vf31xyzw,\$vf1w
13 [0-9a-f]+ <[^>]*> 4be1fa80 vaddx\.xyzw \$vf10xyzw,\$vf31xyzw,\$vf1x
14 [0-9a-f]+ <[^>]*> 4be1fa81 vaddy\.xyzw \$vf10xyzw,\$vf31xyzw,\$vf1y
15 [0-9a-f]+ <[^>]*> 4be1fa82 vaddz\.xyzw \$vf10xyzw,\$vf31xyzw,\$vf1z
16 [0-9a-f]+ <[^>]*> 4be0fabc vadda\.xyzw \$ACCxyzw,\$vf0xyzw,\$vf31xyzw
17 [0-9a-f]+ <[^>]*> 4be0fa3e vaddai\.xyzw \$ACCxyzw,\$vf31xyzw,\$
[all...] |
| /external/llvm/test/CodeGen/AMDGPU/ |
| vselect.ll | 7 ;EG: CNDE_INT {{\** *}}T{{[0-9]+\.[XYZW], PV\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
8 ;EG: CNDE_INT {{\** *}}T{{[0-9]+\.[XYZW], PV\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
25 ;EG: CNDE_INT {{\** *}}T{{[0-9]+\.[XYZW], PV\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}
[all...] |
| llvm.pow.ll | 4 ;CHECK: LOG_IEEE * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}},
5 ;CHECK-NEXT: MUL NON-IEEE * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], PS}},
6 ;CHECK-NEXT: EXP_IEEE * T{{[0-9]+\.[XYZW], PV\.[XYZW]}},
18 ;CHECK: LOG_IEEE * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}},
19 ;CHECK-NEXT: MUL NON-IEEE T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], PS}}
[all...] |
| fdiv.ll | 10 ; R600-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW]}}, KC0[3].Z
11 ; R600-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW]}}, KC0[3].Y
12 ; R600-DAG: MUL_IEEE {{\** *}}T{{[0-9]+\.[XYZW]}}, KC0[3].X, PS
13 ; R600-DAG: MUL_IEEE {{\** *}}T{{[0-9]+\.[XYZW]}}, KC0[2].W, PS
27 ; R600-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW]}}, KC0[3].Z
28 ; R600-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW]}}, KC0[3].Y
29 ; R600-DAG: MUL_IEEE {{\** *}}T{{[0-9]+\.[XYZW]}}, KC0[3].X, PS
30 ; R600-DAG: MUL_IEEE {{\** *}}T{{[0-9]+\.[XYZW]}}, KC0[2].W, PS
44 ; R600-DAG: RECIP_IEEE * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
[all...] |
| llvm.cos.ll | 9 ;EG: COS * T{{[0-9]+\.[XYZW], PV\.[XYZW]}}
21 ;EG: COS * T{{[0-9]+\.[XYZW], PV\.[XYZW]}}
22 ;EG: COS * T{{[0-9]+\.[XYZW], PV\.[XYZW]}}
23 ;EG: COS * T{{[0-9]+\.[XYZW], PV\.[XYZW]}}
24 ;EG: COS * T{{[0-9]+\.[XYZW], PV\.[XYZW]}}
[all...] |
| llvm.exp2.ll | 8 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
9 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
10 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
11 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}}
26 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
27 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
28 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
29 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
30 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
31 ;CM-DAG: EXP_IEEE T{{[0-9]+\.[XYZW]}} (MASKED
[all...] |
| llvm.log2.ll | 8 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
9 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
10 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
11 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}}
26 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
27 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
28 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
29 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
30 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED)
31 ;CM-DAG: LOG_IEEE T{{[0-9]+\.[XYZW]}} (MASKED
[all...] |
| llvm.AMDGPU.tex.ll | 3 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
4 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
5 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
6 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:NNNN
7 ;CHECK: TEX_SAMPLE T{{[0-9]+\.XYZW, T[0-9]+\.XYZW}} RID:0 SID:0 CT:UUN
[all...] |
| sra.ll | 6 ;EG: ASHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
7 ;EG: ASHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
27 ;EG: ASHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
28 ;EG: ASHR {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}
[all...] |
| shl.ll | 9 ;EG: LSHL {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
10 ;EG: LSHL {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
30 ;EG: LSHL {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
31 ;EG: LSHL {{\*? *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}
[all...] |
| sub.ll | 8 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
22 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
23 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
38 ; EG: SUB_INT {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}
[all...] |
| fmax.ll | 3 ;CHECK: MAX * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
|
| fmin.ll | 3 ;CHECK: MIN * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
|
| icmp-select-sete-reverse-args.ll | 6 ;CHECK: SETNE_INT T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
|
| llvm.AMDGPU.mul.ll | 3 ;CHECK: MUL NON-IEEE * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
|
| predicates.ll | 8 ; CHECK: LSHL * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}, 1, Pred_sel
26 ; CHECK: LSH{{[LR] \* T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}, 1, Pred_sel
27 ; CHECK: LSH{{[LR] \* T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}, 1, Pred_sel
53 ; CHECK: LSHL * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}, 1, Pred_sel
80 ; CHECK: LSH{{[LR] \* T[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}, 1, Pred_se
[all...] |
| kernel-args.ll | 7 ; EG: AND_INT {{[ *]*}}T{{[0-9]+\.[XYZW]}}, KC0[2].Z
20 ; EG: MOV {{[ *]*}}T{{[0-9]+\.[XYZW]}}, KC0[2].Z
32 ; EG: MOV {{[ *]*}}T{{[0-9]+\.[XYZW]}}, KC0[2].Z
44 ; EG: AND_INT {{[ *]*}}T{{[0-9]+\.[XYZW]}}, KC0[2].Z
57 ; EG: MOV {{[ *]*}}T{{[0-9]+\.[XYZW]}}, KC0[2].Z
69 ; EG: MOV {{[ *]*}}T{{[0-9]+\.[XYZW]}}, KC0[2].Z
81 ; EG: T{{[0-9]\.[XYZW]}}, KC0[2].Z
91 ; EG: T{{[0-9]\.[XYZW]}}, KC0[2].Z
123 ; EG-DAG: T{{[0-9]\.[XYZW]}}, KC0[3].X
124 ; EG-DAG: T{{[0-9]\.[XYZW]}}, KC0[2].
[all...] |
| i8-to-double-to-float.ll | 3 ;CHECK: UINT_TO_FLT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
|
| selectcc-cnd.ll | 4 ;CHECK: CNDE {{\*?}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}, 1.0, literal.x,
|
| selectcc-cnde-int.ll | 4 ;CHECK: CNDE_INT {{\*?}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}, 1, literal.x,
|
| fadd.ll | 6 ; R600: ADD {{\** *}}T{{[0-9]+\.[XYZW]}}, KC0[2].Z, KC0[2].W
15 ; R600-DAG: ADD {{\** *}}T{{[0-9]\.[XYZW]}}, KC0[3].X, KC0[3].Z
16 ; R600-DAG: ADD {{\** *}}T{{[0-9]\.[XYZW]}}, KC0[2].W, KC0[3].Y
26 ; R600: ADD {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
27 ; R600: ADD {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
28 ; R600: ADD {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
29 ; R600: ADD {{\** *}}T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}
[all...] |
| sint_to_fp.ll | 7 ; R600: INT_TO_FLT * T{{[0-9]+\.[XYZW]}}, KC0[2].Z
16 ; R600-DAG: INT_TO_FLT * T{{[0-9]+\.[XYZW]}}, KC0[2].W
17 ; R600-DAG: INT_TO_FLT * T{{[0-9]+\.[XYZW]}}, KC0[3].X
28 ; R600: INT_TO_FLT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
29 ; R600: INT_TO_FLT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
30 ; R600: INT_TO_FLT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}}
31 ; R600: INT_TO_FLT * T{{[0-9]+\.[XYZW], T[0-9]+\.[XYZW]}
[all...] |
| /external/clang/test/Preprocessor/ |
| pragma_poison.c | 6 #define BAR _Pragma ("GCC poison XYZW") XYZW /*NO ERROR*/
7 XYZW // ok
9 XYZW // expected-error {{attempt to use a poisoned identifier}}
|
| /external/clang/test/SemaCXX/ |
| cxx-altivec.cpp | 4 __vector float xyzw; member in struct:Vector
|
