Lines Matching refs:getOperand
38 (MI.getOperand(0).isImm() && MI.getOperand(0).getImm() == 15) &&
39 (MI.getOperand(1).isImm() && MI.getOperand(1).getImm() == 0) &&
42 (MI.getOperand(3).isImm() && MI.getOperand(3).getImm() == 7)) {
43 if ((MI.getOperand(5).isImm() && MI.getOperand(5).getImm() == 4)) {
44 if (MI.getOperand(4).isImm() && MI.getOperand(4).getImm() == 5) {
51 if (MI.getOperand(4).isImm() && MI.getOperand(4).getImm() == 10) {
58 if (MI.getOperand(4).isImm() && MI.getOperand(4).getImm() == 10 &&
59 (MI.getOperand(5).isImm() && MI.getOperand(5).getImm() == 5)) {
69 if (STI.getFeatureBits()[llvm::ARM::HasV8Ops] && MI.getOperand(1).isImm() &&
70 MI.getOperand(1).getImm() != 8) {
86 assert(MI.getOperand(OI).isReg() && "expected register");
87 if (MI.getOperand(OI).getReg() == ARM::SP ||
88 MI.getOperand(OI).getReg() == ARM::PC) {
104 assert(MI.getOperand(OI).isReg() && "expected register");
105 switch (MI.getOperand(OI).getReg()) {
256 if (Inst.getOpcode() == ARM::Bcc && Inst.getOperand(1).getImm()==ARMCC::AL)
263 if (Inst.getOpcode() == ARM::Bcc && Inst.getOperand(1).getImm()==ARMCC::AL)
274 int64_t Imm = Inst.getOperand(0).getImm();
