Lines Matching refs:argLlo
3894 HReg argLhi, argLlo, argRhi, argRlo;
3895 iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
3900 addInstr(env, mk_vMOVsd_RR(argLlo, dstLo));
3912 HReg argLhi, argLlo, argRhi, argRlo;
3913 iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
3918 addInstr(env, mk_vMOVsd_RR(argLlo, dstLo));
3962 HReg argLhi, argLlo, argRhi, argRlo;
3963 iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
3968 addInstr(env, mk_vMOVsd_RR(argLlo, dstLo));
4039 HReg argLhi, argLlo, argRhi, argRlo;
4040 iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
4072 movupd %argLlo, 48(%rsi)
4075 addInstr(env, AMD64Instr_SseLdSt(False/*!isLoad*/, 16, argLlo,
4117 HReg argLhi, argLlo, argRhi, argRlo;
4118 iselDVecExpr(&argLhi, &argLlo, env, e->Iex.Binop.arg1);
4142 movupd %argLlo, 0(%rsi)
4147 addInstr(env, AMD64Instr_SseLdSt(False/*!isLoad*/, 16, argLlo,
4186 HReg argLhi, argLlo, argRhi, argRlo;
4187 iselDVecExpr(&argLhi, &argLlo, env, triop->arg2);
4192 addInstr(env, mk_vMOVsd_RR(argLlo, dstLo));
4208 HReg argLhi, argLlo, argRhi, argRlo;
4209 iselDVecExpr(&argLhi, &argLlo, env, triop->arg2);
4214 addInstr(env, mk_vMOVsd_RR(argLlo, dstLo));
