Lines Matching defs:ResultReg
89 unsigned &ResultReg, unsigned Alignment = 1);
98 unsigned &ResultReg);
349 MachineMemOperand *MMO, unsigned &ResultReg,
488 ResultReg = createResultReg(RC);
490 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg);
697 unsigned &ResultReg) {
703 ResultReg = RR;
1319 unsigned ResultReg = 0;
1320 if (!X86FastEmitLoad(VT, AM, createMachineMemOperandFor(LI), ResultReg,
1324 updateValueMap(I, ResultReg);
1420 unsigned ResultReg = 0;
1424 ResultReg = createResultReg(&X86::GR32RegClass);
1426 ResultReg);
1427 ResultReg = fastEmitInst_extractsubreg(MVT::i8, ResultReg, /*Kill=*/true,
1429 if (!ResultReg)
1434 ResultReg = createResultReg(&X86::GR8RegClass);
1436 ResultReg).addImm(1);
1441 if (ResultReg) {
1442 updateValueMap(I, ResultReg);
1470 ResultReg = createResultReg(&X86::GR8RegClass);
1482 ResultReg).addReg(FlagReg1).addReg(FlagReg2);
1483 updateValueMap(I, ResultReg);
1500 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg);
1501 updateValueMap(I, ResultReg);
1510 unsigned ResultReg = getRegForValue(I->getOperand(0));
1511 if (ResultReg == 0)
1518 ResultReg = fastEmitZExtFromI1(MVT::i8, ResultReg, /*TODO: Kill=*/false);
1521 if (ResultReg == 0)
1538 .addReg(ResultReg);
1540 ResultReg = createResultReg(&X86::GR64RegClass);
1542 ResultReg)
1545 ResultReg = fastEmit_r(MVT::i8, DstVT.getSimpleVT(), ISD::ZERO_EXTEND,
1546 ResultReg, /*Kill=*/true);
1547 if (ResultReg == 0)
1551 updateValueMap(I, ResultReg);
1763 unsigned ResultReg = createResultReg(RC);
1764 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(OpReg), ResultReg)
1766 updateValueMap(I, ResultReg);
1906 unsigned ResultReg = 0;
1920 ResultReg = fastEmitInst_extractsubreg(MVT::i8, ResultSuperReg,
1924 if (!ResultReg) {
1925 ResultReg = createResultReg(TypeEntry.RC);
1926 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Copy), ResultReg)
1929 updateValueMap(I, ResultReg);
2045 unsigned ResultReg = fastEmitInst_rr(Opc, RC, RHSReg, RHSIsKill,
2047 updateValueMap(I, ResultReg);
2123 unsigned ResultReg;
2143 ResultReg = createResultReg(RC);
2145 TII.get(TargetOpcode::COPY), ResultReg).addReg(VBlendReg);
2153 ResultReg = fastEmitInst_rr(Opc[3], RC, AndNReg, /*IsKill=*/true,
2156 updateValueMap(I, ResultReg);
2218 unsigned ResultReg =
2220 updateValueMap(I, ResultReg);
2245 unsigned ResultReg = createResultReg(RC);
2247 TII.get(TargetOpcode::COPY), ResultReg)
2249 updateValueMap(I, ResultReg);
2302 unsigned ResultReg =
2304 updateValueMap(I, ResultReg);
2320 unsigned ResultReg = createResultReg(RC);
2323 ResultReg);
2327 updateValueMap(I, ResultReg);
2388 unsigned ResultReg = fastEmitInst_extractsubreg(MVT::i8,
2391 if (!ResultReg)
2394 updateValueMap(I, ResultReg);
2461 unsigned ResultReg = 0;
2473 // Move the lower 32-bits of ResultReg to another register of class GR32.
2474 ResultReg = createResultReg(&X86::GR32RegClass);
2476 TII.get(X86::VMOVPDI2DIrr), ResultReg)
2479 // The result value is in the lower 16-bits of ResultReg.
2481 ResultReg = fastEmitInst_extractsubreg(MVT::i16, ResultReg, true, RegIdx);
2494 // The result value is in the lower 32-bits of ResultReg.
2496 ResultReg = createResultReg(&X86::FR32RegClass);
2498 TII.get(TargetOpcode::COPY), ResultReg)
2502 updateValueMap(II, ResultReg);
2679 unsigned ResultReg = createResultReg(RC);
2682 ResultReg);
2689 updateValueMap(II, ResultReg);
2750 unsigned ResultReg = 0;
2759 ResultReg = createResultReg(TLI.getRegClassFor(VT));
2762 TII.get(Opc[IsDec][VT.SimpleTy-MVT::i8]), ResultReg)
2765 ResultReg = fastEmit_ri(VT, VT, BaseOpc, LHSReg, LHSIsKill,
2771 if (!ResultReg) {
2776 ResultReg = fastEmit_rr(VT, VT, BaseOpc, LHSReg, LHSIsKill, RHSReg,
2782 if (BaseOpc == X86ISD::UMUL && !ResultReg) {
2791 ResultReg = fastEmitInst_r(MULOpc[VT.SimpleTy-MVT::i8],
2793 } else if (BaseOpc == X86ISD::SMUL && !ResultReg) {
2802 ResultReg = fastEmitInst_r(MULOpc[0], TLI.getRegClassFor(VT), RHSReg,
2805 ResultReg = fastEmitInst_rr(MULOpc[VT.SimpleTy-MVT::i8],
2810 if (!ResultReg)
2814 assert((ResultReg+1) == ResultReg2 && "Nonconsecutive result registers.");
2818 updateValueMap(II, ResultReg, 2);
2880 unsigned ResultReg = createResultReg(TLI.getRegClassFor(VT));
2881 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg)
2884 updateValueMap(II, ResultReg);
2978 unsigned ResultReg = createResultReg(RC);
2980 TII.get(TargetOpcode::COPY), ResultReg)
2982 updateValueMap(&Arg, ResultReg);
3080 unsigned ResultReg;
3085 ResultReg = getRegForValue(PrevVal);
3087 if (!ResultReg)
3093 ResultReg =
3094 fastEmit_ri(VT, VT, ISD::AND, ResultReg, hasTrivialKill(PrevVal), 1);
3098 ResultReg = getRegForValue(Val);
3101 if (!ResultReg)
3104 ArgRegs.push_back(ResultReg);
3352 unsigned ResultReg = FuncInfo.CreateRegs(CLI.RetTy);
3356 unsigned CopyReg = ResultReg + i;
3390 TII.get(Opc), ResultReg + i), FI);
3394 CLI.ResultReg = ResultReg;
3498 unsigned ResultReg = createResultReg(&X86::GR64RegClass);
3500 TII.get(TargetOpcode::SUBREG_TO_REG), ResultReg)
3502 return ResultReg;
3526 unsigned ResultReg = createResultReg(&X86::GR64RegClass);
3528 TII.get(TargetOpcode::SUBREG_TO_REG), ResultReg)
3530 return ResultReg;
3591 unsigned ResultReg = createResultReg(RC);
3599 TII.get(Opc), ResultReg);
3605 return ResultReg;
3609 TII.get(Opc), ResultReg),
3611 return ResultReg;
3628 unsigned ResultReg = createResultReg(TLI.getRegClassFor(VT));
3634 ResultReg)
3642 TII.get(Opc), ResultReg), AM);
3644 return ResultReg;
3687 unsigned ResultReg = createResultReg(RC);
3689 TII.get(Opc), ResultReg), AM);
3690 return ResultReg;
3726 unsigned ResultReg = createResultReg(RC);
3727 BuildMI(*FuncInfo.MBB, FuncInfo.InsertPt, DbgLoc, TII.get(Opc), ResultReg);
3728 return ResultReg;
