Lines Matching defs:con
97 && e->Iex.Const.con->tag == Ico_U8
98 && e->Iex.Const.con->Ico.U8 == 0;
297 && e->Iex.Const.con->tag == Ico_U64
298 && e->Iex.Const.con->Ico.U64 == 0ULL;
304 && e->Iex.Const.con->tag == Ico_U32
305 && e->Iex.Const.con->Ico.U32 == 0;
380 vassert(e->Iex.Const.con->tag == Ico_U64);
381 if (fitsIn32Bits(e->Iex.Const.con->Ico.U64)) {
384 AMD64RMI_Imm(toUInt(e->Iex.Const.con->Ico.U64)),
388 return AMD64Instr_Imm64(e->Iex.Const.con->Ico.U64, dst);
541 && guard->Iex.Const.con->tag == Ico_U1
542 && guard->Iex.Const.con->Ico.U1 == True) {
638 && guard->Iex.Const.con->tag == Ico_U1
639 && guard->Iex.Const.con->Ico.U1 == True) {
1065 vassert(e->Iex.Binop.arg2->Iex.Const.con->tag == Ico_U8);
1066 nshift = e->Iex.Binop.arg2->Iex.Const.con->Ico.U8;
1850 addInstr(env, AMD64Instr_Imm64(e->Iex.Const.con->Ico.U64, r));
1969 && imm8->Iex.Const.con->tag == Ico_U8
1970 && imm8->Iex.Const.con->Ico.U8 < 4
1973 && simm32->Iex.Const.con->tag == Ico_U64
1974 && fitsIn32Bits(simm32->Iex.Const.con->Ico.U64)) {
1975 UInt shift = imm8->Iex.Const.con->Ico.U8;
1976 UInt offset = toUInt(simm32->Iex.Const.con->Ico.U64);
1990 && e->Iex.Binop.arg2->Iex.Binop.arg2->Iex.Const.con->tag == Ico_U8) {
1991 UInt shift = e->Iex.Binop.arg2->Iex.Binop.arg2->Iex.Const.con->Ico.U8;
2003 && e->Iex.Binop.arg2->Iex.Const.con->tag == Ico_U64
2004 && fitsIn32Bits(e->Iex.Binop.arg2->Iex.Const.con->Ico.U64)) {
2007 toUInt(e->Iex.Binop.arg2->Iex.Const.con->Ico.U64),
2054 switch (e->Iex.Const.con->tag) {
2056 if (fitsIn32Bits(e->Iex.Const.con->Ico.U64)) {
2057 return AMD64RMI_Imm(toUInt(e->Iex.Const.con->Ico.U64));
2061 return AMD64RMI_Imm(e->Iex.Const.con->Ico.U32); break;
2063 return AMD64RMI_Imm(0xFFFF & e->Iex.Const.con->Ico.U16); break;
2065 return AMD64RMI_Imm(0xFF & e->Iex.Const.con->Ico.U8); break;
2123 switch (e->Iex.Const.con->tag) {
2125 if (fitsIn32Bits(e->Iex.Const.con->Ico.U64)) {
2126 return AMD64RI_Imm(toUInt(e->Iex.Const.con->Ico.U64));
2130 return AMD64RI_Imm(e->Iex.Const.con->Ico.U32);
2132 return AMD64RI_Imm(0xFFFF & e->Iex.Const.con->Ico.U16);
2134 return AMD64RI_Imm(0xFF & e->Iex.Const.con->Ico.U8);
2225 vassert(e->Iex.Const.con->tag == Ico_U1);
2226 vassert(e->Iex.Const.con->Ico.U1 == True
2227 || e->Iex.Const.con->Ico.U1 == False);
2231 return e->Iex.Const.con->Ico.U1 ? Acc_Z : Acc_NZ;
2372 IRExpr* con = e->Iex.Binop.arg2;
2376 vassert(con->Iex.Const.con->tag == Ico_U64);
2387 addInstr(env, AMD64Instr_Imm64(con->Iex.Const.con->Ico.U64, tmp));
2770 if (e->Iex.Const.con->tag == Ico_F64) {
2771 u.f64 = e->Iex.Const.con->Ico.F64;
2773 else if (e->Iex.Const.con->tag == Ico_F64i) {
2774 u.u64 = e->Iex.Const.con->Ico.F64i;
3154 vassert(e->Iex.Const.con->tag == Ico_V128);
3155 switch (e->Iex.Const.con->Ico.V128) {
3166 (e->Iex.Const.con->Ico.V128 >> 8) & 0xFF
3169 (e->Iex.Const.con->Ico.V128 >> 0) & 0xFF
3779 vassert(e->Iex.Const.con->tag == Ico_V256);
3780 switch (e->Iex.Const.con->Ico.V256) {
4841 IRConst* cdst = next->Iex.Const.con;
