Lines Matching refs:v_out
35 // __ Fmul(v<v_out>.V4S(), v4.V4S(), v<s_column>.S(), 0);
36 // __ Fmla(v<v_out>.V4S(), v5.V4S(), v<s_column>.S(), 1);
37 // __ Fmla(v<v_out>.V4S(), v6.V4S(), v<s_column>.S(), 2);
38 // __ Fmla(v<v_out>.V4S(), v7.V4S(), v<s_column>.S(), 3);
40 // v<v_out> corresponds to a column of the output matrix (v0, v1, v2 or v3).
46 // 'v_out' splits a Q register into 4 lanes of 32 bits each.
47 VRegister v_out = VRegister(out_column, kQRegSize, 4);
51 __ Fmul(v_out, v4.V4S(), v_in, 0); // e.g. (v0.V4S(), v4.V4S(), v8.S(), 0).
52 __ Fmla(v_out, v5.V4S(), v_in, 1);
53 __ Fmla(v_out, v6.V4S(), v_in, 2);
54 __ Fmla(v_out, v7.V4S(), v_in, 3);