| /art/test/ProfileTestMultiDex/ |
| main.list | 4 SubA.class
|
| main.jpp | 10 SubA:
12 class SubA
|
| Main.java | 55 class SubA extends Super {
|
| /art/test/638-checker-inline-caches/ |
| multidex.jpp | 7 SubA:
9 class SubA
|
| /art/test/638-checker-inline-caches/src/ |
| Main.java | 17 class SubA extends Super {
42 /// CHECK: <<InlineClass:l\d+>> LoadClass class_name:SubA
64 /// CHECK-DAG: <<InlineClassSubA:l\d+>> LoadClass class_name:SubA
92 /// CHECK-DAG: <<InlineClassSubA:l\d+>> LoadClass class_name:SubA
138 if (inlineMonomorphicSubA(new SubA()) != 42) {
149 if (inlinePolymophicSubASubB(new SubA()) != 42) {
162 if (inlinePolymophicCrossDexSubASubC(new SubA()) != 42) {
177 if (inlineMegamorphic(new SubA()) != 42) {
184 if (noInlineCache(new SubA()) != 42) {
|
| /external/llvm/test/CodeGen/SystemZ/ |
| shift-08.ll | 127 %suba = sub i64 %amt, 1
128 %subb = sub i64 64, %suba
129 %parta = shl i64 %a, %suba
141 %suba = sub i64 %amt, 524288
142 %subb = sub i64 64, %suba
143 %parta = shl i64 %a, %suba
156 %suba = sub i64 %amt, 524289
157 %subb = sub i64 64, %suba
158 %parta = shl i64 %a, %suba
|
| shift-04.ll | 126 %suba = sub i32 %amt, 1
127 %subb = sub i32 32, %suba
128 %parta = shl i32 %a, %suba
140 %suba = sub i32 %amt, 524288
141 %subb = sub i32 32, %suba
142 %parta = shl i32 %a, %suba
155 %suba = sub i32 %amt, 524289
156 %subb = sub i32 32, %suba
157 %parta = shl i32 %a, %suba
|
| /toolchain/binutils/binutils-2.25/gas/testsuite/gas/cfi/ |
| cfi-m68k.s | 14 suba.w #0x1234,%sp
|
| /toolchain/binutils/binutils-2.25/gas/testsuite/gas/mips/ |
| mips64-mdmx.s | 266 suba.ob $v12, 18
267 suba.ob $v12, $v18
268 suba.ob $v12, $v18[6]
270 suba.qh $v12, 18
271 suba.qh $v12, $v18
272 suba.qh $v12, $v18[2]
|
| sb1-ext-mdmx.s | 136 suba.ob $v12, 18
137 suba.ob $v12, $v18
138 suba.ob $v12, $v18[6]
|
| sb1-ext-mdmx.d | 95 0+0154 <[^>]*> 7bd26036 suba\.ob \$v12,0x12
96 0+0158 <[^>]*> 7ad26036 suba\.ob \$v12,\$v18
97 0+015c <[^>]*> 79926036 suba\.ob \$v12,\$v18\[6\]
|
| mips64-mdmx.d | 193 0+02dc <[^>]*> 7bd26036 suba\.ob \$v12,0x12
194 0+02e0 <[^>]*> 7ad26036 suba\.ob \$v12,\$v18
195 0+02e4 <[^>]*> 79926036 suba\.ob \$v12,\$v18\[6\]
196 0+02e8 <[^>]*> 7bb26036 suba\.qh \$v12,0x12
197 0+02ec <[^>]*> 7ab26036 suba\.qh \$v12,\$v18
198 0+02f0 <[^>]*> 79326036 suba\.qh \$v12,\$v18\[2\]
|
| r5900-full.s | 222 suba.s $f0, $f31
223 suba.s $f31, $f0
|
| /toolchain/binutils/binutils-2.25/ld/testsuite/ld-m68hc11/ |
| relax-direct.s | 52 suba _table+33
|
| relax-direct.d | 51 0+805a <F1\+0x4b> suba \*0x0+53 <_table\+0x21>
|
| /toolchain/binutils/binutils-2.25/gas/testsuite/gas/m68hc11/ |
| all_insns.s | 302 L298: suba #212
303 L299: suba *Z178
304 L300: suba 138,X
305 L301: suba symbol41
306 L302: suba 84,X
|
| all_insns.d | 461 0+02ae <L298> suba #0xd4
462 0+02b0 <L299> suba \*0x0+0+ <L0>
464 0+02b2 <L300> suba 0x8a,x
465 0+02b4 <L301> suba 0x0+0+ <L0>
467 0+02b7 <L302> suba 0x54,x
|
| /external/swiftshader/third_party/LLVM/lib/Target/ |
| TargetRegisterInfo.cpp | 111 const unsigned *SubA = A->getSubClassMask();
117 if (unsigned Common = *SubA++ & *SubB++)
|
| /toolchain/binutils/binutils-2.25/gas/testsuite/gas/msp430/ |
| msp430x.s | 190 suba r5, r6
191 suba #0xfffff, r6
|
| msp430x.d | 163 0+0322 <[^>]*> f6 05 suba r5, r6 ;
164 0+0324 <[^>]*> b6 0f ff ff suba #1048575,r6 ;0xfffff
226 0+03ec <[^>]*> f2 01 suba r1, r2 ;
|
| /external/llvm/lib/CodeGen/ |
| TargetRegisterInfo.cpp | 226 getCommonSuperRegClass(const TargetRegisterClass *RCA, unsigned SubA,
229 assert(RCA && SubA && RCB && SubB && "Invalid arguments");
248 std::swap(SubA, SubB);
257 unsigned FinalA = composeSubRegIndices(IA.getSubReg(), SubA);
265 // The indexes must compose identically: PreA+SubA == PreB+SubB.
|
| /toolchain/binutils/binutils-2.25/opcodes/ |
| msp430-decode.opc | 484 /** 0000 srcr 1011 dstr SUBA %1, %0 */
490 /** 0000 srcr 1011 dstr SUBA %1, %0 */
513 /** 0000 srcr 1111 dstr SUBA %1, %0 */
|
| /toolchain/binutils/binutils-2.25/include/opcode/ |
| tahoe.h | 163 { "suba", {"rlml", 0x9e } },
|
| msp430.h | 180 MSP_INSN (suba, -1, 8, 0x00b0, 0xf0b0),
|
| /external/llvm/include/llvm/Target/ |
| TargetRegisterInfo.h | 403 /// MaskA = getSubRegIndexLaneMask(SubA);
406 /// If (MaskA & ~(MaskB & Covering)) == 0, then SubA is completely covered by
611 /// 1. PreA + SubA == PreB + SubB (using composeSubRegIndices()), and
621 /// SubA and SubB must not be 0. Use getMatchingSuperRegClass() instead.
630 getCommonSuperRegClass(const TargetRegisterClass *RCA, unsigned SubA,
[all...] |
