Lines Matching refs:result
20 int result;
64 result = ufshc_dme_get(VS_MPHY_DISABLE_OFFSET, 0, &data);
65 assert((result == 0) && (data == VS_MPHY_DISABLE_MPHYDIS));
70 result = ufshc_dme_get(TX_FSM_STATE_OFFSET, 0, &fsm0);
71 assert(result == 0);
72 result = ufshc_dme_get(TX_FSM_STATE_OFFSET, 1, &fsm1);
73 assert(result == 0);
85 result = ufshc_dme_get(VS_MK2_EXTN_SUPPORT_OFFSET, 0, &data);
86 assert((result == 0) && (data == 0));
91 (void)result;
97 int result;
105 result = ufshc_dme_get(PA_TACTIVATE_OFFSET, 0, &data);
106 assert(result == 0);
108 result = ufshc_dme_set(PA_TACTIVATE_OFFSET, 0, 7);
109 assert(result == 0);
111 result = ufshc_dme_get(PA_CONNECTED_TX_DATA_LANES_OFFSET, 0, &tx_lanes);
112 assert(result == 0);
113 result = ufshc_dme_get(PA_CONNECTED_RX_DATA_LANES_OFFSET, 0, &rx_lanes);
114 assert(result == 0);
116 result = ufshc_dme_set(PA_TX_SKIP_OFFSET, 0, 0);
117 assert(result == 0);
118 result = ufshc_dme_set(PA_TX_GEAR_OFFSET, 0, 3);
119 assert(result == 0);
120 result = ufshc_dme_set(PA_RX_GEAR_OFFSET, 0, 3);
121 assert(result == 0);
122 result = ufshc_dme_set(PA_HS_SERIES_OFFSET, 0, 2);
123 assert(result == 0);
124 result = ufshc_dme_set(PA_TX_TERMINATION_OFFSET, 0, 1);
125 assert(result == 0);
126 result = ufshc_dme_set(PA_RX_TERMINATION_OFFSET, 0, 1);
127 assert(result == 0);
128 result = ufshc_dme_set(PA_SCRAMBLING_OFFSET, 0, 0);
129 assert(result == 0);
130 result = ufshc_dme_set(PA_ACTIVE_TX_DATA_LANES_OFFSET, 0, tx_lanes);
131 assert(result == 0);
132 result = ufshc_dme_set(PA_ACTIVE_RX_DATA_LANES_OFFSET, 0, rx_lanes);
133 assert(result == 0);
134 result = ufshc_dme_set(PA_PWR_MODE_USER_DATA0_OFFSET, 0, 8191);
135 assert(result == 0);
136 result = ufshc_dme_set(PA_PWR_MODE_USER_DATA1_OFFSET, 0, 65535);
137 assert(result == 0);
138 result = ufshc_dme_set(PA_PWR_MODE_USER_DATA2_OFFSET, 0, 32767);
139 assert(result == 0);
140 result = ufshc_dme_set(DME_FC0_PROTECTION_TIMEOUT_OFFSET, 0, 8191);
141 assert(result == 0);
142 result = ufshc_dme_set(DME_TC0_REPLAY_TIMEOUT_OFFSET, 0, 65535);
143 assert(result == 0);
144 result = ufshc_dme_set(DME_AFC0_REQ_TIMEOUT_OFFSET, 0, 32767);
145 assert(result == 0);
146 result = ufshc_dme_set(PA_PWR_MODE_USER_DATA3_OFFSET, 0, 8191);
147 assert(result == 0);
148 result = ufshc_dme_set(PA_PWR_MODE_USER_DATA4_OFFSET, 0, 65535);
149 assert(result == 0);
150 result = ufshc_dme_set(PA_PWR_MODE_USER_DATA5_OFFSET, 0, 32767);
151 assert(result == 0);
152 result = ufshc_dme_set(DME_FC1_PROTECTION_TIMEOUT_OFFSET, 0, 8191);
153 assert(result == 0);
154 result = ufshc_dme_set(DME_TC1_REPLAY_TIMEOUT_OFFSET, 0, 65535);
155 assert(result == 0);
156 result = ufshc_dme_set(DME_AFC1_REQ_TIMEOUT_OFFSET, 0, 32767);
157 assert(result == 0);
159 result = ufshc_dme_set(PA_PWR_MODE_OFFSET, 0, 0x11);
160 assert(result == 0);
170 (void)result;
