Home | History | Annotate | Download | only in arm

Lines Matching full:dst1

885 void MacroAssembler::Ldrd(Register dst1, Register dst2,
888   DCHECK(!dst1.is(lr));  // r14.
895   if ((dst1.code() % 2 == 0) && (dst1.code() + 1 == dst2.code())) {
896     ldrd(dst1, dst2, src, cond);
901       if (dst1.is(src.rn())) {
903         ldr(dst1, src, cond);
905         ldr(dst1, src, cond);
910       if (dst1.is(src.rn())) {
912         ldr(dst1, src, cond);
916         ldr(dst1, MemOperand(src.rn(), 4, PostIndex), cond);