| /external/llvm/test/CodeGen/Hexagon/ |
| store-shift.ll | 21 %add2 = add nsw i32 %N, 6
22 %arrayidx3 = getelementptr inbounds i32, i32* %A, i32 %add2
|
| /external/llvm/test/CodeGen/Hexagon/vect/ |
| vect-shift-imm.ll | 29 %add2 = add i64 %add1, %3
30 %add3 = add i64 %add2, %4
|
| /external/llvm/test/CodeGen/Mips/ |
| return-vector.ll | 25 %add2 = add i32 %v2, %v3
28 %add5 = add i32 %add1, %add2
55 %add2 = fadd float %v2, %v3
56 %add3 = fadd float %add1, %add2
77 %add2 = fadd double %v2, %v3
78 %add3 = fadd double %add1, %add2
108 %add2 = add i32 %v2, %v3
109 %add3 = add i32 %add1, %add2
|
| stldst.ll | 22 %add2 = add nsw i32 %3, 10
33 %call7 = tail call i32 (i8*, ...) @printf(i8* getelementptr inbounds ([32 x i8], [32 x i8]* @.str, i32 0, i32 0), i32 %0, i32 %1, i32 %add, i32 %add1, i32 %sub, i32 %add2, i32 %add3, i32 %sub4, i32 %sub5, i32 %add6) nounwind
|
| /external/llvm/test/CodeGen/SystemZ/ |
| int-conv-09.ll | 99 %add2 = add i64 %add1, 524287
100 %ptr = inttoptr i64 %add2 to i32 *
|
| int-move-03.ll | 74 %add2 = add i64 %add1, 524287
75 %ptr = inttoptr i64 %add2 to i64 *
|
| int-move-07.ll | 74 %add2 = add i64 %add1, 524287
75 %ptr = inttoptr i64 %add2 to i64 *
|
| and-01.ll | 114 %add2 = add i64 %add1, 4092
115 %ptr = inttoptr i64 %add2 to i32 *
127 %add2 = add i64 %add1, 4096
128 %ptr = inttoptr i64 %add2 to i32 *
|
| int-add-03.ll | 98 %add2 = add i64 %add1, 524284
99 %ptr = inttoptr i64 %add2 to i32 *
170 %add2 = add i64 %add1, %ext2
171 %add3 = add i64 %add2, %ext3
|
| int-add-04.ll | 98 %add2 = add i64 %add1, 524284
99 %ptr = inttoptr i64 %add2 to i32 *
170 %add2 = add i64 %add1, %ext2
171 %add3 = add i64 %add2, %ext3
|
| int-cmp-01.ll | 127 %add2 = add i64 %add1, 4094
128 %ptr = inttoptr i64 %add2 to i16 *
143 %add2 = add i64 %add1, 4096
144 %ptr = inttoptr i64 %add2 to i16 *
|
| int-cmp-03.ll | 139 %add2 = add i64 %add1, 4092
140 %ptr = inttoptr i64 %add2 to i32 *
155 %add2 = add i64 %add1, 4096
156 %ptr = inttoptr i64 %add2 to i32 *
|
| int-mul-02.ll | 113 %add2 = add i64 %add1, 4092
114 %ptr = inttoptr i64 %add2 to i32 *
126 %add2 = add i64 %add1, 4096
127 %ptr = inttoptr i64 %add2 to i32 *
|
| int-sub-01.ll | 114 %add2 = add i64 %add1, 4092
115 %ptr = inttoptr i64 %add2 to i32 *
127 %add2 = add i64 %add1, 4096
128 %ptr = inttoptr i64 %add2 to i32 *
|
| or-01.ll | 114 %add2 = add i64 %add1, 4092
115 %ptr = inttoptr i64 %add2 to i32 *
127 %add2 = add i64 %add1, 4096
128 %ptr = inttoptr i64 %add2 to i32 *
|
| /external/llvm/test/CodeGen/X86/ |
| loc-remat.ll | 16 %add2 = add nsw i32 %2, 3, !dbg !15
17 store volatile i32 %add2, i32* @x, align 4, !dbg !15, !tbaa !10
|
| /external/llvm/test/Transforms/LoopVectorize/ |
| noalias-md.ll | 52 %add2 = add nuw i32 %add, %loadB
57 store i32 %add2, i32* %arrayidxC, align 4
|
| /external/llvm/test/Transforms/SLPVectorizer/X86/ |
| extract_in_tree_user.ll | 38 %add2 = add i32 %i2, %i3
39 %fp2 = sitofp i32 %add2 to float
|
| /external/llvm/test/Transforms/SimplifyCFG/AArch64/ |
| prefer-fma.ll | 69 %add2 = fadd fast double %add, %11
70 ret double %add2
|
| /external/llvm/test/Transforms/SimplifyCFG/ |
| combine-parallel-mem-md.ll | 37 %add2 = add nsw i32 %2, %w
41 %cond = phi i32 [ %add, %cond.false ], [ %add2, %cond.true ]
|
| /art/test/510-checker-try-catch/smali/ |
| SsaBuilder.smali | 142 ## CHECK-DAG: <<Add2:i\d+>> Add [<<Cst5>>,<<Phi1>>]
144 ## CHECK-DAG: <<Phi2:i\d+>> Phi [<<Cst5>>,<<Add2>>] reg:0 is_catch_phi:false
209 ## CHECK-DAG: <<Add2:i\d+>> Add [<<Add1>>,<<P2>>]
210 ## CHECK-DAG: Return [<<Add2>>]
|
| /art/test/646-checker-hadd-short/src/ |
| Main.java | 59 /// CHECK-DAG: <<Add2:i\d+>> Add [<<Get2>>,<<M10>>] loop:<<Loop>> outer_loop:none
60 /// CHECK-DAG: <<Add3:i\d+>> Add [<<Add1>>,<<Add2>>] loop:<<Loop>> outer_loop:none
119 /// CHECK-DAG: <<Add2:i\d+>> Add [<<Add1>>,<<I1>>] loop:<<Loop>> outer_loop:none
120 /// CHECK-DAG: <<Shr:i\d+>> Shr [<<Add2>>,<<I1>>] loop:<<Loop>> outer_loop:none
142 /// CHECK-DAG: <<Add2:i\d+>> Add [<<Add1>>,<<Get2>>] loop:<<Loop>> outer_loop:none
143 /// CHECK-DAG: <<Shr:i\d+>> Shr [<<Add2>>,<<I1>>] loop:<<Loop>> outer_loop:none
168 /// CHECK-DAG: <<Add2:i\d+>> Add [<<Get2>>,<<M9>>] loop:<<Loop>> outer_loop:none
169 /// CHECK-DAG: <<Add3:i\d+>> Add [<<Add1>>,<<Add2>>] loop:<<Loop>> outer_loop:none
196 /// CHECK-DAG: <<Add2:i\d+>> Add [<<Add1>>,<<I1>>] loop:<<Loop>> outer_loop:none
197 /// CHECK-DAG: <<Shr:i\d+>> Shr [<<Add2>>,<<I1>>] loop:<<Loop>> outer_loop:non
[all...] |
| /external/llvm/test/CodeGen/ARM/ |
| divmod-eabi.ll | 56 %add2 = add nsw i32 %add, %rem1
59 ret i32 %add2
77 %add2 = add nuw i32 %add, %rem1
80 ret i32 %add2
|
| longMAC.ll | 130 %add2 = add i64 %add, %conv3
131 ret i64 %add2
145 %add2 = add i64 %add, %mul
146 ret i64 %add2
|
| swift-return.ll | 76 %add2 = add nsw i32 %add1, %v7
77 %add3 = add nsw i32 %add2, %v8
129 %add2 = add nsw i32 %add1, %v7
130 ret i32 %add2
|
