| /external/llvm/test/DebugInfo/X86/ |
| ghost-sdnode-dbgvalues.ll | 45 %add7 = add nsw i32 %conv6, 8, !dbg !25
46 call void @llvm.dbg.value(metadata i32 %add7, i64 0, metadata !26, metadata !17), !dbg !27
47 %conv8 = trunc i32 %add7 to i16, !dbg !28
|
| /external/llvm/test/Transforms/SLPVectorizer/X86/ |
| consecutive-access.ll | 142 %1 = phi double [ 0.000000e+00, %for.body.lr.ph ], [ %add7, %for.body ]
154 %add7 = fadd double %1, %add6
155 store double %add7, double* %sum, align 8
162 %split = phi double [ %add7, %for.body ]
|
| cse.ll | 66 %add7 = fadd double %mul6, 2.000000e+00
67 store double %add7, double* %arrayidx3, align 8
159 %add7 = fadd double %mul6, 6.000000e+00
160 store double %add7, double* %arrayidx3, align 8
|
| /external/llvm/test/Analysis/BlockFrequencyInfo/ |
| basic.ll | 118 %add7 = add i32 %add, %z.022
119 tail call void @g(i32 %add7)
|
| /external/llvm/test/CodeGen/AMDGPU/ |
| ds-negative-offset-addressing-mode-loop.ll | 48 %add7 = add nsw i32 %offset.02, 64
49 %arrayidx8 = getelementptr inbounds float, float addrspace(3)* %lptr, i32 %add7
|
| /external/llvm/test/CodeGen/SystemZ/ |
| fp-add-01.ll | 113 %add7 = fadd float %add6, %val7
114 %add8 = fadd float %add7, %val8
|
| fp-add-02.ll | 114 %add7 = fadd double %add6, %val7
115 %add8 = fadd double %add7, %val8
|
| int-add-05.ll | 135 %add7 = add i64 %add6, %val7
136 %add8 = add i64 %add7, %val8
|
| fp-move-02.ll | 225 %add7 = fadd double %add6, %double7
226 %add8 = fadd double %add7, %double8
258 %int7 = phi i64 [ 0, %entry ], [ %add7, %loop ]
270 %add7 = add i64 %int7, %bias
301 %conv7 = bitcast i64 %add7 to double
381 %add7 = add i64 %conv7, %bias
382 store volatile i64 %add7, i64 *@iptr
|
| int-add-11.ll | 165 %add7 = add i32 %val7, 127
184 %new7 = phi i32 [ %val7, %entry ], [ %add7, %add ]
248 %add7 = add i32 %val7, -128
267 %new7 = phi i32 [ %val7, %entry ], [ %add7, %add ]
|
| int-add-12.ll | 164 %add7 = add i64 %val7, 127
183 %new7 = phi i64 [ %val7, %entry ], [ %add7, %add ]
247 %add7 = add i64 %val7, -128
266 %new7 = phi i64 [ %val7, %entry ], [ %add7, %add ]
|
| int-add-02.ll | 170 %add7 = add i32 %add6, %val7
171 %add8 = add i32 %add7, %val8
|
| /external/llvm/test/LTO/X86/ |
| diagnostic-handler-remarks.ll | 73 %add7 = add nsw i32 %add5, %4
75 store i32 %add7, i32* %arrayidx8, align 4
|
| /external/llvm/test/Transforms/LoopStrengthReduce/AArch64/ |
| req-regs.ll | 42 %add7 = add nsw i32 %add6, %i.053
43 %add8 = shl i32 %add7, 1
|
| /external/spirv-llvm/test/SPIRV/transcoding/ |
| OpImageReadMS.ll | 38 %add7 = add i32 %tmp19, %call
40 %arrayidx = getelementptr inbounds <4 x float>, <4 x float> addrspace(1)* %results, i32 %add7
|
| relationals.ll | 47 %add7 = add nsw i32 %add5, %call6
48 store i32 %add7, i32 addrspace(1)* %out, align 4
|
| relationals_half.ll | 47 %add7 = add nsw i32 %add5, %call6
48 store i32 %add7, i32 addrspace(1)* %out, align 4
|
| /external/swiftshader/third_party/LLVM/test/CodeGen/X86/ |
| atomic_add.ll | 46 define void @add7(i8* nocapture %p) nounwind ssp {
48 ; CHECK: add7:
|
| /external/swiftshader/third_party/LLVM/test/Transforms/ScalarRepl/ |
| debuginfo-preserved.ll | 36 %add7 = add nsw i32 %tmp5, %tmp6, !dbg !16
37 ret i32 %add7, !dbg !16
|
| /frameworks/rs/rsov/compiler/tests/rs_allocation/ |
| multi_read.ll | 40 %add7 = add nuw nsw i32 %conv6, %conv5
41 %conv8 = trunc i32 %add7 to i8
|
| /frameworks/rs/rsov/compiler/tests/single_kernel/ |
| duff.ll | 55 %add7 = add nsw i32 %x.4, 2
60 %x.5 = phi i32 [ %add7, %sw.bb6 ], [ 321, %entry ]
|
| /external/llvm/test/CodeGen/AArch64/ |
| arm64-abi_align.ll | 53 %add7 = add i32 %add4, %conv6
54 ret i32 %add7
106 %add7 = add i32 %add4, %conv6
107 ret i32 %add7
162 %add7 = add i32 %add4, %conv6
163 ret i32 %add7
216 %add7 = add i32 %add4, %conv6
217 ret i32 %add7
276 %add7 = add i32 %add4, %conv6
277 ret i32 %add7
[all...] |
| /external/llvm/test/CodeGen/PowerPC/ |
| structsinregs.ll | 88 %add7 = add nsw i32 %add5, %3
91 %add9 = add nsw i32 %add7, %4
175 %add7 = add nsw i32 %add5, %3
178 %add9 = add nsw i32 %add7, %4
|
| /external/llvm/test/CodeGen/ARM/ |
| special-reg-mcore.ll | 40 %add7 = add i32 %add6, %7
42 %add8 = add i32 %add7, %8
|
| special-reg-v8m-base.ll | 42 %add7 = add i32 %add6, %7
44 %add8 = add i32 %add7, %8
|
