| /external/swiftshader/third_party/llvm-7.0/llvm/test/MC/AArch64/ |
| arm32-elf-relocs.s | 202 ldr d26, [x25, :lo12:sym]
204 // CHECK: ldr d26, [x25, :lo12:sym]
|
| arm64-elf-relocs.s | 205 ldr d26, [x25, #:lo12:sym]
207 // CHECK: ldr d26, [x25, :lo12:sym]
|
| /external/swiftshader/third_party/llvm-7.0/llvm/test/MC/ARM/ |
| neon-shuffle-encoding.s | 15 vext.16 d1, d26, #3
32 @ CHECK: vext.16 d1, d1, d26, #3 @ encoding: [0x2a,0x16,0xb1,0xf2]
|
| /external/v8/src/wasm/baseline/ |
| liftoff-assembler-defs.h | 70 d25, d26, d27, d28, d29>();
|
| /external/capstone/suite/MC/ARM/ |
| neon-shift-encoding.s.cs | 51 0x32,0xa1,0xd1,0xf2 = vsra.s16 d26, d18, #15
67 0x32,0xa1,0xd1,0xf3 = vsra.u16 d26, d18, #15
83 0x32,0xa4,0xd1,0xf3 = vsri.16 d26, d18, #15
99 0x32,0xa5,0xdf,0xf3 = vsli.16 d26, d18, #15
|
| /external/elfutils/tests/ |
| run-readelf-zp.sh | 155 [ d26] __FXSR__ 1
|
| /external/libavc/common/arm/ |
| ih264_iquant_itrans_recon_dc_a9.s | 265 vld1.32 d26, [r1], r3 @ Q12 = 0x070605....0x070605....
270 vaddw.u8 q2, q8, d26
|
| ih264_inter_pred_luma_horz_hpel_vert_hpel_a9q.s | 183 vaddl.s16 q1, d20, d26 @// a0 + a5 (column2)
242 vaddl.s16 q3, d20, d26 @// a0 + a5 (column2)
|
| /external/libhevc/common/arm/ |
| ihevc_intra_pred_chroma_planar.s | 251 vmovn.i16 d26, q13
262 vst1.s32 {d26,d27}, [r2], r3
|
| ihevc_weighted_pred_bi_default.s | 429 vqshrun.s16 d26,q12,#7
466 vqshrun.s16 d26,q12,#7
483 vqshrun.s16 d26,q12,#7
|
| ihevc_resi_trans.s | 120 VADD.U16 d26, d24, d25 @ add d-registers of q12
121 VPADDL.U16 d27, d26 @ d27 contains 2 32-bit values that have to be added
153 VSWP d25, d26 @ 3rd step of the 4-step matrix transpose
324 VRSHRN.S32 d26,q13,#8
334 @ Transform stage 2 is in U1:d24, U2:d26, U3:d28 and U4:d30
336 VST1.64 d26,[r3],r4 @ Storing row 2 of transform stage 2
595 VST1.64 {d26,d27},[r2]! @ Row 5 of transform stage 1 F4[0] stored
639 VST1.64 {d26,d27},[r2],r4 @ Row 4 of transform stage 1 F3[1] stored
657 VSWP d26,d17 @ Transposing first half of transform stage 1 (4b)
[all...] |
| ihevc_itrans_recon_16x16.s | 1092 vld1.8 {d26,d27},[r4],r5
1103 vaddw.u8 q10,q10,d26
1113 vqmovun.s16 d26,q10
1121 vst1.8 {d26,d27},[r3],r7
|
| /external/libhevc/common/arm64/ |
| ihevc_intra_pred_chroma_dc.s | 268 shl d3, d26,#32
|
| /external/v8/src/compiler/ |
| c-linkage.cc | 114 d26.bit() | d27.bit() | d28.bit() | d29.bit() | d30.bit() | d31.bit()
|
| /external/libxaac/decoder/armv7/ |
| ixheaacd_fft32x32_ld.s | 191 VLD2.32 {d24[0], d26[0]}, [r5] , r1 @a_data5_r_i=vld2q_lane_s32(__transfersize(2) p_data1,a_data5_r_i,0)
201 VLD2.32 {d24[1], d26[1]}, [r6] , r1
280 VUZP.16 d26, d27
322 VMULL.u16 q4, d26, d20
780 VMOV.32 d26[0], r3
|
| /art/runtime/arch/arm64/ |
| quick_entrypoints_arm64.S | 305 stp d26, d27, [sp, #224]
364 ldp d26, d27, [sp, #224]
[all...] |
| /external/libavc/encoder/arm/ |
| ih264e_evaluate_intra16x16_modes_a9q.s | 265 vst1.32 {d26, d27} , [r2], r4 @8
|
| ih264e_evaluate_intra_chroma_modes_a9q.s | 312 vst1.32 {d26, d27} , [r2], r4 @3
|
| /external/v8/src/arm/ |
| simulator-arm.h | 80 d24, d25, d26, d27, d28, d29, d30, d31, enumerator in enum:v8::internal::Simulator::Register
|
| /external/v8/src/ppc/ |
| simulator-ppc.h | 118 d26, enumerator in enum:v8::internal::Simulator::Register
|
| /external/vixl/test/aarch64/ |
| test-assembler-aarch64.cc | [all...] |
| /external/boringssl/ios-aarch64/crypto/test/ |
| trampoline-armv8.S | 577 fmov d26, xzr
|
| /external/boringssl/ios-arm/crypto/chacha/ |
| chacha-armv4.S | 841 vshl.i32 d26,d24,#1 @ two
844 vstr d26,[sp,#4*(16+2)]
1125 vldr d26,[sp,#4*(16+2)] @ two
1131 vadd.i32 d22,d22,d26 @ counter+2
|
| /external/boringssl/linux-arm/crypto/chacha/ |
| chacha-armv4.S | 838 vshl.i32 d26,d24,#1 @ two
841 vstr d26,[sp,#4*(16+2)]
1122 vldr d26,[sp,#4*(16+2)] @ two
1128 vadd.i32 d22,d22,d26 @ counter+2
|
| /external/libvpx/config/arm-neon/vpx_dsp/arm/ |
| loopfilter_4_neon.asm.S | 244 vqsub.s8 d26, d7, d27 @ u = clamp(qs0 - filter1)
249 veor d6, d26, d18 @ *oq0 = u^0x80
|
