Lines Matching full:arm
17 #define DEBUG_TYPE "arm-pseudo"
18 #include "ARM.h"
33 VerifyARMPseudo("verify-arm-pseudo-expand", cl::Hidden,
34 cl::desc("Verify machine code after expanding ARM pseudos"));
50 return "ARM pseudo instruction expansion pass";
131 { ARM::VLD1LNq16Pseudo, ARM::VLD1LNd16, true, false, false, EvenDblSpc, 1, 4 ,true},
132 { ARM::VLD1LNq16Pseudo_UPD, ARM::VLD1LNd16_UPD, true, true, true, EvenDblSpc, 1, 4 ,true},
133 { ARM::VLD1LNq32Pseudo, ARM::VLD1LNd32, true, false, false, EvenDblSpc, 1, 2 ,true},
134 { ARM::VLD1LNq32Pseudo_UPD, ARM::VLD1LNd32_UPD, true, true, true, EvenDblSpc, 1, 2 ,true},
135 { ARM::VLD1LNq8Pseudo, ARM::VLD1LNd8, true, false, false, EvenDblSpc, 1, 8 ,true},
136 { ARM::VLD1LNq8Pseudo_UPD, ARM::VLD1LNd8_UPD, true, true, true, EvenDblSpc, 1, 8 ,true},
138 { ARM::VLD1d64QPseudo, ARM::VLD1d64Q, true, false, false, SingleSpc, 4, 1 ,false},
139 { ARM::VLD1d64TPseudo, ARM::VLD1d64T, true, false, false, SingleSpc, 3, 1 ,false},
141 { ARM::VLD2LNd16Pseudo, ARM::VLD2LNd16, true, false, false, SingleSpc, 2, 4 ,true},
142 { ARM::VLD2LNd16Pseudo_UPD, ARM::VLD2LNd16_UPD, true, true, true, SingleSpc, 2, 4 ,true},
143 { ARM::VLD2LNd32Pseudo, ARM::VLD2LNd32, true, false, false, SingleSpc, 2, 2 ,true},
144 { ARM::VLD2LNd32Pseudo_UPD, ARM::VLD2LNd32_UPD, true, true, true, SingleSpc, 2, 2 ,true},
145 { ARM::VLD2LNd8Pseudo, ARM::VLD2LNd8, true, false, false, SingleSpc, 2, 8 ,true},
146 { ARM::VLD2LNd8Pseudo_UPD, ARM::VLD2LNd8_UPD, true, true, true, SingleSpc, 2, 8 ,true},
147 { ARM::VLD2LNq16Pseudo, ARM::VLD2LNq16, true, false, false, EvenDblSpc, 2, 4 ,true},
148 { ARM::VLD2LNq16Pseudo_UPD, ARM::VLD2LNq16_UPD, true, true, true, EvenDblSpc, 2, 4 ,true},
149 { ARM::VLD2LNq32Pseudo, ARM::VLD2LNq32, true, false, false, EvenDblSpc, 2, 2 ,true},
150 { ARM::VLD2LNq32Pseudo_UPD, ARM::VLD2LNq32_UPD, true, true, true, EvenDblSpc, 2, 2 ,true},
152 { ARM::VLD2q16Pseudo, ARM::VLD2q16, true, false, false, SingleSpc, 4, 4 ,false},
153 { ARM::VLD2q16PseudoWB_fixed, ARM::VLD2q16wb_fixed, true, true, false, SingleSpc, 4, 4 ,false},
154 { ARM::VLD2q16PseudoWB_register, ARM::VLD2q16wb_register, true, true, true, SingleSpc, 4, 4 ,false},
155 { ARM::VLD2q32Pseudo, ARM::VLD2q32, true, false, false, SingleSpc, 4, 2 ,false},
156 { ARM::VLD2q32PseudoWB_fixed, ARM::VLD2q32wb_fixed, true, true, false, SingleSpc, 4, 2 ,false},
157 { ARM::VLD2q32PseudoWB_register, ARM::VLD2q32wb_register, true, true, true, SingleSpc, 4, 2 ,false},
158 { ARM::VLD2q8Pseudo, ARM::VLD2q8, true, false, false, SingleSpc, 4, 8 ,false},
159 { ARM::VLD2q8PseudoWB_fixed, ARM::VLD2q8wb_fixed, true, true, false, SingleSpc, 4, 8 ,false},
160 { ARM::VLD2q8PseudoWB_register, ARM::VLD2q8wb_register, true, true, true, SingleSpc, 4, 8 ,false},
162 { ARM::VLD3DUPd16Pseudo, ARM::VLD3DUPd16, true, false, false, SingleSpc, 3, 4,true},
163 { ARM::VLD3DUPd16Pseudo_UPD, ARM::VLD3DUPd16_UPD, true, true, true, SingleSpc, 3, 4,true},
164 { ARM::VLD3DUPd32Pseudo, ARM::VLD3DUPd32, true, false, false, SingleSpc, 3, 2,true},
165 { ARM::VLD3DUPd32Pseudo_UPD, ARM::VLD3DUPd32_UPD, true, true, true, SingleSpc, 3, 2,true},
166 { ARM::VLD3DUPd8Pseudo, ARM::VLD3DUPd8, true, false, false, SingleSpc, 3, 8,true},
167 { ARM::VLD3DUPd8Pseudo_UPD, ARM::VLD3DUPd8_UPD, true, true, true, SingleSpc, 3, 8,true},
169 { ARM::VLD3LNd16Pseudo, ARM::VLD3LNd16, true, false, false, SingleSpc, 3, 4 ,true},
170 { ARM::VLD3LNd16Pseudo_UPD, ARM::VLD3LNd16_UPD, true, true, true, SingleSpc, 3, 4 ,true},
171 { ARM::VLD3LNd32Pseudo, ARM::VLD3LNd32, true, false, false, SingleSpc, 3, 2 ,true},
172 { ARM::VLD3LNd32Pseudo_UPD, ARM::VLD3LNd32_UPD, true, true, true, SingleSpc, 3, 2 ,true},
173 { ARM::VLD3LNd8Pseudo, ARM::VLD3LNd8, true, false, false, SingleSpc, 3, 8 ,true},
174 { ARM::VLD3LNd8Pseudo_UPD, ARM::VLD3LNd8_UPD, true, true, true, SingleSpc, 3, 8 ,true},
175 { ARM::VLD3LNq16Pseudo, ARM::VLD3LNq16, true, false, false, EvenDblSpc, 3, 4 ,true},
176 { ARM::VLD3LNq16Pseudo_UPD, ARM::VLD3LNq16_UPD, true, true, true, EvenDblSpc, 3, 4 ,true},
177 { ARM::VLD3LNq32Pseudo, ARM::VLD3LNq32, true, false, false, EvenDblSpc, 3, 2 ,true},
178 { ARM::VLD3LNq32Pseudo_UPD, ARM::VLD3LNq32_UPD, true, true, true, EvenDblSpc, 3, 2 ,true},
180 { ARM::VLD3d16Pseudo, ARM::VLD3d16, true, false, false, SingleSpc, 3, 4 ,true},
181 { ARM::VLD3d16Pseudo_UPD, ARM::VLD3d16_UPD, true, true, true, SingleSpc, 3, 4 ,true},
182 { ARM::VLD3d32Pseudo, ARM::VLD3d32, true, false, false, SingleSpc, 3, 2 ,true},
183 { ARM::VLD3d32Pseudo_UPD, ARM::VLD3d32_UPD, true, true, true, SingleSpc, 3, 2 ,true},
184 { ARM::VLD3d8Pseudo, ARM::VLD3d8, true, false, false, SingleSpc, 3, 8 ,true},
185 { ARM::VLD3d8Pseudo_UPD, ARM::VLD3d8_UPD, true, true, true, SingleSpc, 3, 8 ,true},
187 { ARM::VLD3q16Pseudo_UPD, ARM::VLD3q16_UPD, true, true, true, EvenDblSpc, 3, 4 ,true},
188 { ARM::VLD3q16oddPseudo, ARM::VLD3q16, true, false, false, OddDblSpc, 3, 4 ,true},
189 { ARM::VLD3q16oddPseudo_UPD, ARM::VLD3q16_UPD, true, true, true, OddDblSpc, 3, 4 ,true},
190 { ARM::VLD3q32Pseudo_UPD, ARM::VLD3q32_UPD, true, true, true, EvenDblSpc, 3, 2 ,true},
191 { ARM::VLD3q32oddPseudo, ARM::VLD3q32, true, false, false, OddDblSpc, 3, 2 ,true},
192 { ARM::VLD3q32oddPseudo_UPD, ARM::VLD3q32_UPD, true, true, true, OddDblSpc, 3, 2 ,true},
193 { ARM::VLD3q8Pseudo_UPD, ARM::VLD3q8_UPD, true, true, true, EvenDblSpc, 3, 8 ,true},
194 { ARM::VLD3q8oddPseudo, ARM::VLD3q8, true, false, false, OddDblSpc, 3, 8 ,true},
195 { ARM::VLD3q8oddPseudo_UPD, ARM::VLD3q8_UPD, true, true, true, OddDblSpc, 3, 8 ,true},
197 { ARM::VLD4DUPd16Pseudo, ARM::VLD4DUPd16, true, false, false, SingleSpc, 4, 4,true},
198 { ARM::VLD4DUPd16Pseudo_UPD, ARM::VLD4DUPd16_UPD, true, true, true, SingleSpc, 4, 4,true},
199 { ARM::VLD4DUPd32Pseudo, ARM::VLD4DUPd32, true, false, false, SingleSpc, 4, 2,true},
200 { ARM::VLD4DUPd32Pseudo_UPD, ARM::VLD4DUPd32_UPD, true, true, true, SingleSpc, 4, 2,true},
201 { ARM::VLD4DUPd8Pseudo, ARM::VLD4DUPd8, true, false, false, SingleSpc, 4, 8,true},
202 { ARM::VLD4DUPd8Pseudo_UPD, ARM::VLD4DUPd8_UPD, true, true, true, SingleSpc, 4, 8,true},
204 { ARM::VLD4LNd16Pseudo, ARM::VLD4LNd16, true, false, false, SingleSpc, 4, 4 ,true},
205 { ARM::VLD4LNd16Pseudo_UPD, ARM::VLD4LNd16_UPD, true, true, true, SingleSpc, 4, 4 ,true},
206 { ARM::VLD4LNd32Pseudo, ARM::VLD4LNd32, true, false, false, SingleSpc, 4, 2 ,true},
207 { ARM::VLD4LNd32Pseudo_UPD, ARM::VLD4LNd32_UPD, true, true, true, SingleSpc, 4, 2 ,true},
208 { ARM::VLD4LNd8Pseudo, ARM::VLD4LNd8, true, false, false, SingleSpc, 4, 8 ,true},
209 { ARM::VLD4LNd8Pseudo_UPD, ARM::VLD4LNd8_UPD, true, true, true, SingleSpc, 4, 8 ,true},
210 { ARM::VLD4LNq16Pseudo, ARM::VLD4LNq16, true, false, false, EvenDblSpc, 4, 4 ,true},
211 { ARM::VLD4LNq16Pseudo_UPD, ARM::VLD4LNq16_UPD, true, true, true, EvenDblSpc, 4, 4 ,true},
212 { ARM::VLD4LNq32Pseudo, ARM::VLD4LNq32, true, false, false, EvenDblSpc, 4, 2 ,true},
213 { ARM::VLD4LNq32Pseudo_UPD, ARM::VLD4LNq32_UPD, true, true, true, EvenDblSpc, 4, 2 ,true},
215 { ARM::VLD4d16Pseudo, ARM::VLD4d16, true, false, false, SingleSpc, 4, 4 ,true},
216 { ARM::VLD4d16Pseudo_UPD, ARM::VLD4d16_UPD, true, true, true, SingleSpc, 4, 4 ,true},
217 { ARM::VLD4d32Pseudo, ARM::VLD4d32, true, false, false, SingleSpc, 4, 2 ,true},
218 { ARM::VLD4d32Pseudo_UPD, ARM::VLD4d32_UPD, true, true, true, SingleSpc, 4, 2 ,true},
219 { ARM::VLD4d8Pseudo, ARM::VLD4d8, true, false, false, SingleSpc, 4, 8 ,true},
220 { ARM::VLD4d8Pseudo_UPD, ARM::VLD4d8_UPD, true, true, true, SingleSpc, 4, 8 ,true},
222 { ARM::VLD4q16Pseudo_UPD, ARM::VLD4q16_UPD, true, true, true, EvenDblSpc, 4, 4 ,true},
223 { ARM::VLD4q16oddPseudo, ARM::VLD4q16, true, false, false, OddDblSpc, 4, 4 ,true},
224 { ARM::VLD4q16oddPseudo_UPD, ARM::VLD4q16_UPD, true, true, true, OddDblSpc, 4, 4 ,true},
225 { ARM::VLD4q32Pseudo_UPD, ARM::VLD4q32_UPD, true, true, true, EvenDblSpc, 4, 2 ,true},
226 { ARM::VLD4q32oddPseudo, ARM::VLD4q32, true, false, false, OddDblSpc, 4, 2 ,true},
227 { ARM::VLD4q32oddPseudo_UPD, ARM::VLD4q32_UPD, true, true, true, OddDblSpc, 4, 2 ,true},
228 { ARM::VLD4q8Pseudo_UPD, ARM::VLD4q8_UPD, true, true, true, EvenDblSpc, 4, 8 ,true},
229 { ARM::VLD4q8oddPseudo, ARM::VLD4q8, true, false, false, OddDblSpc, 4, 8 ,true},
230 { ARM::VLD4q8oddPseudo_UPD, ARM::VLD4q8_UPD, true, true, true, OddDblSpc, 4, 8 ,true},
232 { ARM::VST1LNq16Pseudo, ARM::VST1LNd16, false, false, false, EvenDblSpc, 1, 4 ,true},
233 { ARM::VST1LNq16Pseudo_UPD, ARM::VST1LNd16_UPD, false, true, true, EvenDblSpc, 1, 4 ,true},
234 { ARM::VST1LNq32Pseudo, ARM::VST1LNd32, false, false, false, EvenDblSpc, 1, 2 ,true},
235 { ARM::VST1LNq32Pseudo_UPD, ARM::VST1LNd32_UPD, false, true, true, EvenDblSpc, 1, 2 ,true},
236 { ARM::VST1LNq8Pseudo, ARM::VST1LNd8, false, false, false, EvenDblSpc, 1, 8 ,true},
237 { ARM::VST1LNq8Pseudo_UPD, ARM::VST1LNd8_UPD, false, true, true, EvenDblSpc, 1, 8 ,true},
239 { ARM::VST1d64QPseudo, ARM::VST1d64Q, false, false, false, SingleSpc, 4, 1 ,false},
240 { ARM::VST1d64QPseudoWB_fixed, ARM::VST1d64Qwb_fixed, false, true, false, SingleSpc, 4, 1 ,false},
241 { ARM::VST1d64QPseudoWB_register, ARM::VST1d64Qwb_register, false, true, true, SingleSpc, 4, 1 ,false},
242 { ARM::VST1d64TPseudo, ARM::VST1d64T, false, false, false, SingleSpc, 3, 1 ,false},
243 { ARM::VST1d64TPseudoWB_fixed, ARM::VST1d64Twb_fixed, false, true, false, SingleSpc, 3, 1 ,false},
244 { ARM::VST1d64TPseudoWB_register, ARM::VST1d64Twb_register, false, true, true, SingleSpc, 3, 1 ,false},
246 { ARM::VST2LNd16Pseudo, ARM::VST2LNd16, false, false, false, SingleSpc, 2, 4 ,true},
247 { ARM::VST2LNd16Pseudo_UPD, ARM::VST2LNd16_UPD, false, true, true, SingleSpc, 2, 4 ,true},
248 { ARM::VST2LNd32Pseudo, ARM::VST2LNd32, false, false, false, SingleSpc, 2, 2 ,true},
249 { ARM::VST2LNd32Pseudo_UPD, ARM::VST2LNd32_UPD, false, true, true, SingleSpc, 2, 2 ,true},
250 { ARM::VST2LNd8Pseudo, ARM::VST2LNd8, false, false, false, SingleSpc, 2, 8 ,true},
251 { ARM::VST2LNd8Pseudo_UPD, ARM::VST2LNd8_UPD, false, true, true, SingleSpc, 2, 8 ,true},
252 { ARM::VST2LNq16Pseudo, ARM::VST2LNq16, false, false, false, EvenDblSpc, 2, 4,true},
253 { ARM::VST2LNq16Pseudo_UPD, ARM::VST2LNq16_UPD, false, true, true, EvenDblSpc, 2, 4,true},
254 { ARM::VST2LNq32Pseudo, ARM::VST2LNq32, false, false, false, EvenDblSpc, 2, 2,true},
255 { ARM::VST2LNq32Pseudo_UPD, ARM::VST2LNq32_UPD, false, true, true, EvenDblSpc, 2, 2,true},
257 { ARM::VST2q16Pseudo, ARM::VST2q16, false, false, false, SingleSpc, 4, 4 ,false},
258 { ARM::VST2q16PseudoWB_fixed, ARM::VST2q16wb_fixed, false, true, false, SingleSpc, 4, 4 ,false},
259 { ARM::VST2q16PseudoWB_register, ARM::VST2q16wb_register, false, true, true, SingleSpc, 4, 4 ,false},
260 { ARM::VST2q32Pseudo, ARM::VST2q32, false, false, false, SingleSpc, 4, 2 ,false},
261 { ARM::VST2q32PseudoWB_fixed, ARM::VST2q32wb_fixed, false, true, false, SingleSpc, 4, 2 ,false},
262 { ARM::VST2q32PseudoWB_register, ARM::VST2q32wb_register, false, true, true, SingleSpc, 4, 2 ,false},
263 { ARM::VST2q8Pseudo, ARM::VST2q8, false, false, false, SingleSpc, 4, 8 ,false},
264 { ARM::VST2q8PseudoWB_fixed, ARM::VST2q8wb_fixed, false, true, false, SingleSpc, 4, 8 ,false},
265 { ARM::VST2q8PseudoWB_register, ARM::VST2q8wb_register, false, true, true, SingleSpc, 4, 8 ,false},
267 { ARM::VST3LNd16Pseudo, ARM::VST3LNd16, false, false, false, SingleSpc, 3, 4 ,true},
268 { ARM::VST3LNd16Pseudo_UPD, ARM::VST3LNd16_UPD, false, true, true, SingleSpc, 3, 4 ,true},
269 { ARM::VST3LNd32Pseudo, ARM
270 { ARM::VST3LNd32Pseudo_UPD, ARM::VST3LNd32_UPD, false, true, true, SingleSpc, 3, 2 ,true},
271 { ARM::VST3LNd8Pseudo, ARM::VST3LNd8, false, false, false, SingleSpc, 3, 8 ,true},
272 { ARM::VST3LNd8Pseudo_UPD, ARM::VST3LNd8_UPD, false, true, true, SingleSpc, 3, 8 ,true},
273 { ARM::VST3LNq16Pseudo, ARM::VST3LNq16, false, false, false, EvenDblSpc, 3, 4,true},
274 { ARM::VST3LNq16Pseudo_UPD, ARM::VST3LNq16_UPD, false, true, true, EvenDblSpc, 3, 4,true},
275 { ARM::VST3LNq32Pseudo, ARM::VST3LNq32, false, false, false, EvenDblSpc, 3, 2,true},
276 { ARM::VST3LNq32Pseudo_UPD, ARM::VST3LNq32_UPD, false, true, true, EvenDblSpc, 3, 2,true},
278 { ARM::VST3d16Pseudo, ARM::VST3d16, false, false, false, SingleSpc, 3, 4 ,true},
279 { ARM::VST3d16Pseudo_UPD, ARM::VST3d16_UPD, false, true, true, SingleSpc, 3, 4 ,true},
280 { ARM::VST3d32Pseudo, ARM::VST3d32, false, false, false, SingleSpc, 3, 2 ,true},
281 { ARM::VST3d32Pseudo_UPD, ARM::VST3d32_UPD, false, true, true, SingleSpc, 3, 2 ,true},
282 { ARM::VST3d8Pseudo, ARM::VST3d8, false, false, false, SingleSpc, 3, 8 ,true},
283 { ARM::VST3d8Pseudo_UPD, ARM::VST3d8_UPD, false, true, true, SingleSpc, 3, 8 ,true},
285 { ARM::VST3q16Pseudo_UPD, ARM::VST3q16_UPD, false, true, true, EvenDblSpc, 3, 4 ,true},
286 { ARM::VST3q16oddPseudo, ARM::VST3q16, false, false, false, OddDblSpc, 3, 4 ,true},
287 { ARM::VST3q16oddPseudo_UPD, ARM::VST3q16_UPD, false, true, true, OddDblSpc, 3, 4 ,true},
288 { ARM::VST3q32Pseudo_UPD, ARM::VST3q32_UPD, false, true, true, EvenDblSpc, 3, 2 ,true},
289 { ARM::VST3q32oddPseudo, ARM::VST3q32, false, false, false, OddDblSpc, 3, 2 ,true},
290 { ARM::VST3q32oddPseudo_UPD, ARM::VST3q32_UPD, false, true, true, OddDblSpc, 3, 2 ,true},
291 { ARM::VST3q8Pseudo_UPD, ARM::VST3q8_UPD, false, true, true, EvenDblSpc, 3, 8 ,true},
292 { ARM::VST3q8oddPseudo, ARM::VST3q8, false, false, false, OddDblSpc, 3, 8 ,true},
293 { ARM::VST3q8oddPseudo_UPD, ARM::VST3q8_UPD, false, true, true, OddDblSpc, 3, 8 ,true},
295 { ARM::VST4LNd16Pseudo, ARM::VST4LNd16, false, false, false, SingleSpc, 4, 4 ,true},
296 { ARM::VST4LNd16Pseudo_UPD, ARM::VST4LNd16_UPD, false, true, true, SingleSpc, 4, 4 ,true},
297 { ARM::VST4LNd32Pseudo, ARM::VST4LNd32, false, false, false, SingleSpc, 4, 2 ,true},
298 { ARM::VST4LNd32Pseudo_UPD, ARM::VST4LNd32_UPD, false, true, true, SingleSpc, 4, 2 ,true},
299 { ARM::VST4LNd8Pseudo, ARM::VST4LNd8, false, false, false, SingleSpc, 4, 8 ,true},
300 { ARM::VST4LNd8Pseudo_UPD, ARM::VST4LNd8_UPD, false, true, true, SingleSpc, 4, 8 ,true},
301 { ARM::VST4LNq16Pseudo, ARM::VST4LNq16, false, false, false, EvenDblSpc, 4, 4,true},
302 { ARM::VST4LNq16Pseudo_UPD, ARM::VST4LNq16_UPD, false, true, true, EvenDblSpc, 4, 4,true},
303 { ARM::VST4LNq32Pseudo, ARM::VST4LNq32, false, false, false, EvenDblSpc, 4, 2,true},
304 { ARM::VST4LNq32Pseudo_UPD, ARM::VST4LNq32_UPD, false, true, true, EvenDblSpc, 4, 2,true},
306 { ARM::VST4d16Pseudo, ARM::VST4d16, false, false, false, SingleSpc, 4, 4 ,true},
307 { ARM::VST4d16Pseudo_UPD, ARM::VST4d16_UPD, false, true, true, SingleSpc, 4, 4 ,true},
308 { ARM::VST4d32Pseudo, ARM::VST4d32, false, false, false, SingleSpc, 4, 2 ,true},
309 { ARM::VST4d32Pseudo_UPD, ARM::VST4d32_UPD, false, true, true, SingleSpc, 4, 2 ,true},
310 { ARM::VST4d8Pseudo, ARM::VST4d8, false, false, false, SingleSpc, 4, 8 ,true},
311 { ARM::VST4d8Pseudo_UPD, ARM::VST4d8_UPD, false, true, true, SingleSpc, 4, 8 ,true},
313 { ARM::VST4q16Pseudo_UPD, ARM::VST4q16_UPD, false, true, true, EvenDblSpc, 4, 4 ,true},
314 { ARM::VST4q16oddPseudo, ARM::VST4q16, false, false, false, OddDblSpc, 4, 4 ,true},
315 { ARM::VST4q16oddPseudo_UPD, ARM::VST4q16_UPD, false, true, true, OddDblSpc, 4, 4 ,true},
316 { ARM::VST4q32Pseudo_UPD, ARM::VST4q32_UPD, false, true, true, EvenDblSpc, 4, 2 ,true},
317 { ARM::VST4q32oddPseudo, ARM::VST4q32, false, false, false, OddDblSpc, 4, 2 ,true},
318 { ARM::VST4q32oddPseudo_UPD, ARM::VST4q32_UPD, false, true, true, OddDblSpc, 4, 2 ,true},
319 { ARM::VST4q8Pseudo_UPD, ARM::VST4q8_UPD, false, true, true, EvenDblSpc, 4, 8 ,true},
320 { ARM::VST4q8oddPseudo, ARM::VST4q8, false, false, false, OddDblSpc, 4, 8 ,true},
321 { ARM::VST4q8oddPseudo_UPD, ARM::VST4q8_UPD, false, true, true, OddDblSpc, 4, 8 ,true}
354 D0 = TRI->getSubReg(Reg, ARM::dsub_0);
355 D1 = TRI->getSubReg(Reg, ARM::dsub_1);
356 D2 = TRI->getSubReg(Reg, ARM::dsub_2);
357 D3 = TRI->getSubReg(Reg, ARM::dsub_3);
359 D0 = TRI->getSubReg(Reg, ARM::dsub_0);
360 D1 = TRI->getSubReg(Reg, ARM::dsub_2);
361 D2 = TRI->getSubReg(Reg, ARM::dsub_4);
362 D3 = TRI->getSubReg(Reg, ARM::dsub_6);
365 D0 = TRI->getSubReg(Reg, ARM::dsub_1);
366 D1 = TRI->getSubReg(Reg, ARM::dsub_3);
367 D2 = TRI->getSubReg(Reg, ARM::dsub_5);
368 D3 = TRI->getSubReg(Reg, ARM::dsub_7);
619 bool isCC = Opcode == ARM::MOVCCi32imm || Opcode == ARM::t2MOVCCi32imm;
624 (Opcode == ARM::MOVi32imm || Opcode == ARM::MOVCCi32imm)) {
626 LO16 = BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVi), DstReg);
627 HI16 = BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::ORRri))
648 if (Opcode == ARM::t2MOVi32imm || Opcode == ARM::t2MOVCCi32imm) {
649 LO16Opc = ARM::t2MOVi16;
650 HI16Opc = ARM::t2MOVTi16;
652 LO16Opc = ARM::MOVi16;
653 HI16Opc = ARM::MOVTi16;
690 case ARM::VMOVScc:
691 case ARM::VMOVDcc: {
692 unsigned newOpc = Opcode == ARM::VMOVScc ? ARM::VMOVS : ARM::VMOVD;
703 case ARM::t2MOVCCr:
704 case ARM::MOVCCr: {
705 unsigned Opc = AFI->isThumbFunction() ? ARM::t2MOVr : ARM::MOVr;
717 case ARM::MOVCCsi: {
718 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsi),
731 case ARM::MOVCCsr: {
732 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsr),
746 case ARM::MOVCCi16: {
747 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVi16),
756 case ARM::t2MOVCCi:
757 case ARM::MOVCCi: {
758 unsigned Opc = AFI->isThumbFunction() ? ARM::t2MOVi : ARM::MOVi;
769 case ARM::MVNCCi: {
770 BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MVNi),
780 case ARM::Int_eh_sjlj_dispatchsetup: {
795 emitT2RegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6,
798 emitThumbRegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6,
801 emitARMRegPlusImmediate(MBB, MBBI, MI.getDebugLoc(), ARM::R6,
812 ARM::t2BICri : ARM::BICri;
814 TII->get(bicOpc), ARM::R6)
815 .addReg(ARM::R6, RegState::Kill)
824 case ARM::MOVsrl_flag:
825 case ARM::MOVsra_flag: {
827 AddDefaultPred(BuildMI(MBB, MBBI, MI.getDebugLoc(), TII->get(ARM::MOVsi),
830 .addImm(ARM_AM::getSORegOpc((Opcode == ARM::MOVsrl_flag ?
833 .addReg(ARM::CPSR, RegState::Define);
837 case ARM::RRX: {
840 AddDefaultPred(BuildMI(MBB, MBBI, MI.getDebugLoc(),TII->get(ARM::MOVsi),
849 case ARM::tTPsoft:
850 case ARM::TPsoft: {
853 TII->get(Opcode == ARM::tTPsoft ? ARM::tBL : ARM::BL))
861 case ARM::tLDRpci_pic:
862 case ARM::t2LDRpci_pic: {
863 unsigned NewLdOpc = (Opcode == ARM::tLDRpci_pic)
864 ? ARM::tLDRpci : ARM::t2LDRpci;
873 TII->get(ARM::tPICADD))
882 case ARM::MOV_ga_dyn:
883 case ARM::MOV_ga_pcrel:
884 case ARM::MOV_ga_pcrel_ldr:
885 case ARM::t2MOV_ga_dyn:
886 case ARM::t2MOV_ga_pcrel: {
894 bool isARM = (Opcode != ARM::t2MOV_ga_pcrel && Opcode!=ARM::t2MOV_ga_dyn);
895 bool isPIC = (Opcode != ARM::MOV_ga_dyn && Opcode != ARM::t2MOV_ga_dyn);
896 unsigned LO16Opc = isARM ? ARM::MOVi16_ga_pcrel : ARM::t2MOVi16_ga_pcrel;
897 unsigned HI16Opc = isARM ? ARM::MOVTi16_ga_pcrel :ARM::t2MOVTi16_ga_pcrel;
903 ? (Opcode == ARM::MOV_ga_pcrel_ldr ? ARM::PICLDR : ARM::PICADD)
904 : ARM::tPICADD;
926 if (Opcode == ARM::MOV_ga_pcrel_ldr)
934 case ARM::MOVi32imm:
935 case ARM::MOVCCi32imm:
936 case ARM::t2MOVi32imm:
937 case ARM::t2MOVCCi32imm:
941 case ARM::VLDMQIA: {
942 unsigned NewOpc = ARM::VLDMDIA;
959 unsigned D0 = TRI->getSubReg(DstReg, ARM::dsub_0);
960 unsigned D1 = TRI->getSubReg(DstReg, ARM::dsub_1);
972 case ARM::VSTMQIA: {
973 unsigned NewOpc = ARM::VSTMDIA;
990 unsigned D0 = TRI->getSubReg(SrcReg, ARM::dsub_0);
991 unsigned D1 = TRI->getSubReg(SrcReg, ARM::dsub_1);
1002 case ARM::VDUPfqf:
1003 case ARM::VDUPfdf:{
1004 unsigned NewOpc = Opcode == ARM::VDUPfqf ? ARM::VDUPLN32q :
1005 ARM::VDUPLN32d;
1012 Lane & 1 ? ARM::ssub_1 : ARM::ssub_0,
1013 &ARM::DPR_VFP2RegClass);
1030 case ARM::VLD2q8Pseudo:
1031 case ARM::VLD2q16Pseudo:
1032 case ARM::VLD2q32Pseudo:
1033 case ARM::VLD2q8PseudoWB_fixed:
1034 case ARM::VLD2q16PseudoWB_fixed:
1035 case ARM::VLD2q32PseudoWB_fixed:
1036 case ARM::VLD2q8PseudoWB_register:
1037 case ARM::VLD2q16PseudoWB_register:
1038 case ARM::VLD2q32PseudoWB_register:
1039 case ARM::VLD3d8Pseudo:
1040 case ARM::VLD3d16Pseudo:
1041 case ARM::VLD3d32Pseudo:
1042 case ARM::VLD1d64TPseudo:
1043 case ARM::VLD3d8Pseudo_UPD:
1044 case ARM::VLD3d16Pseudo_UPD:
1045 case ARM::VLD3d32Pseudo_UPD:
1046 case ARM::VLD3q8Pseudo_UPD:
1047 case ARM::VLD3q16Pseudo_UPD:
1048 case ARM::VLD3q32Pseudo_UPD:
1049 case ARM::VLD3q8oddPseudo:
1050 case ARM::VLD3q16oddPseudo:
1051 case ARM::VLD3q32oddPseudo:
1052 case ARM::VLD3q8oddPseudo_UPD:
1053 case ARM::VLD3q16oddPseudo_UPD:
1054 case ARM::VLD3q32oddPseudo_UPD:
1055 case ARM::VLD4d8Pseudo:
1056 case ARM::VLD4d16Pseudo:
1057 case ARM::VLD4d32Pseudo:
1058 case ARM::VLD1d64QPseudo:
1059 case ARM::VLD4d8Pseudo_UPD:
1060 case ARM::VLD4d16Pseudo_UPD:
1061 case ARM::VLD4d32Pseudo_UPD:
1062 case ARM::VLD4q8Pseudo_UPD:
1063 case ARM::VLD4q16Pseudo_UPD:
1064 case ARM::VLD4q32Pseudo_UPD:
1065 case ARM::VLD4q8oddPseudo:
1066 case ARM::VLD4q16oddPseudo:
1067 case ARM::VLD4q32oddPseudo:
1068 case ARM::VLD4q8oddPseudo_UPD:
1069 case ARM::VLD4q16oddPseudo_UPD:
1070 case ARM::VLD4q32oddPseudo_UPD:
1071 case ARM::VLD3DUPd8Pseudo:
1072 case ARM::VLD3DUPd16Pseudo:
1073 case ARM::VLD3DUPd32Pseudo:
1074 case ARM::VLD3DUPd8Pseudo_UPD:
1075 case ARM::VLD3DUPd16Pseudo_UPD:
1076 case ARM
1077 case ARM::VLD4DUPd8Pseudo:
1078 case ARM::VLD4DUPd16Pseudo:
1079 case ARM::VLD4DUPd32Pseudo:
1080 case ARM::VLD4DUPd8Pseudo_UPD:
1081 case ARM::VLD4DUPd16Pseudo_UPD:
1082 case ARM::VLD4DUPd32Pseudo_UPD:
1086 case ARM::VST2q8Pseudo:
1087 case ARM::VST2q16Pseudo:
1088 case ARM::VST2q32Pseudo:
1089 case ARM::VST2q8PseudoWB_fixed:
1090 case ARM::VST2q16PseudoWB_fixed:
1091 case ARM::VST2q32PseudoWB_fixed:
1092 case ARM::VST2q8PseudoWB_register:
1093 case ARM::VST2q16PseudoWB_register:
1094 case ARM::VST2q32PseudoWB_register:
1095 case ARM::VST3d8Pseudo:
1096 case ARM::VST3d16Pseudo:
1097 case ARM::VST3d32Pseudo:
1098 case ARM::VST1d64TPseudo:
1099 case ARM::VST3d8Pseudo_UPD:
1100 case ARM::VST3d16Pseudo_UPD:
1101 case ARM::VST3d32Pseudo_UPD:
1102 case ARM::VST1d64TPseudoWB_fixed:
1103 case ARM::VST1d64TPseudoWB_register:
1104 case ARM::VST3q8Pseudo_UPD:
1105 case ARM::VST3q16Pseudo_UPD:
1106 case ARM::VST3q32Pseudo_UPD:
1107 case ARM::VST3q8oddPseudo:
1108 case ARM::VST3q16oddPseudo:
1109 case ARM::VST3q32oddPseudo:
1110 case ARM::VST3q8oddPseudo_UPD:
1111 case ARM::VST3q16oddPseudo_UPD:
1112 case ARM::VST3q32oddPseudo_UPD:
1113 case ARM::VST4d8Pseudo:
1114 case ARM::VST4d16Pseudo:
1115 case ARM::VST4d32Pseudo:
1116 case ARM::VST1d64QPseudo:
1117 case ARM::VST4d8Pseudo_UPD:
1118 case ARM::VST4d16Pseudo_UPD:
1119 case ARM::VST4d32Pseudo_UPD:
1120 case ARM::VST1d64QPseudoWB_fixed:
1121 case ARM::VST1d64QPseudoWB_register:
1122 case ARM::VST4q8Pseudo_UPD:
1123 case ARM::VST4q16Pseudo_UPD:
1124 case ARM::VST4q32Pseudo_UPD:
1125 case ARM::VST4q8oddPseudo:
1126 case ARM::VST4q16oddPseudo:
1127 case ARM::VST4q32oddPseudo:
1128 case ARM::VST4q8oddPseudo_UPD:
1129 case ARM::VST4q16oddPseudo_UPD:
1130 case ARM::VST4q32oddPseudo_UPD:
1134 case ARM::VLD1LNq8Pseudo:
1135 case ARM::VLD1LNq16Pseudo:
1136 case ARM::VLD1LNq32Pseudo:
1137 case ARM::VLD1LNq8Pseudo_UPD:
1138 case ARM::VLD1LNq16Pseudo_UPD:
1139 case ARM::VLD1LNq32Pseudo_UPD:
1140 case ARM::VLD2LNd8Pseudo:
1141 case ARM::VLD2LNd16Pseudo:
1142 case ARM::VLD2LNd32Pseudo:
1143 case ARM::VLD2LNq16Pseudo:
1144 case ARM::VLD2LNq32Pseudo:
1145 case ARM::VLD2LNd8Pseudo_UPD:
1146 case ARM::VLD2LNd16Pseudo_UPD:
1147 case ARM::VLD2LNd32Pseudo_UPD:
1148 case ARM::VLD2LNq16Pseudo_UPD:
1149 case ARM::VLD2LNq32Pseudo_UPD:
1150 case ARM::VLD3LNd8Pseudo:
1151 case ARM::VLD3LNd16Pseudo:
1152 case ARM::VLD3LNd32Pseudo:
1153 case ARM::VLD3LNq16Pseudo:
1154 case ARM::VLD3LNq32Pseudo:
1155 case ARM::VLD3LNd8Pseudo_UPD:
1156 case ARM::VLD3LNd16Pseudo_UPD:
1157 case ARM::VLD3LNd32Pseudo_UPD:
1158 case ARM::VLD3LNq16Pseudo_UPD:
1159 case ARM::VLD3LNq32Pseudo_UPD:
1160 case ARM::VLD4LNd8Pseudo:
1161 case ARM::VLD4LNd16Pseudo:
1162 case ARM::VLD4LNd32Pseudo:
1163 case ARM::VLD4LNq16Pseudo:
1164 case ARM::VLD4LNq32Pseudo:
1165 case ARM::VLD4LNd8Pseudo_UPD:
1166 case ARM::VLD4LNd16Pseudo_UPD:
1167 case ARM::VLD4LNd32Pseudo_UPD:
1168 case ARM::VLD4LNq16Pseudo_UPD:
1169 case ARM::VLD4LNq32Pseudo_UPD:
1170 case ARM::VST1LNq8Pseudo:
1171 case ARM::VST1LNq16Pseudo:
1172 case ARM::VST1LNq32Pseudo:
1173 case ARM::VST1LNq8Pseudo_UPD:
1174 case ARM::VST1LNq16Pseudo_UPD:
1175 case ARM::VST1LNq32Pseudo_UPD:
1176 case ARM::VST2LNd8Pseudo:
1177 case ARM::VST2LNd16Pseudo:
1178 case ARM::VST2LNd32Pseudo:
1179 case ARM::VST2LNq16Pseudo:
1180 case ARM::VST2LNq32Pseudo:
1181 case ARM::VST2LNd8Pseudo_UPD:
1182 case ARM::VST2LNd16Pseudo_UPD:
1183 case ARM::VST2LNd32Pseudo_UPD:
1184 case ARM::VST2LNq16Pseudo_UPD:
1185 case ARM::VST2LNq32Pseudo_UPD:
1186 case ARM::VST3LNd8Pseudo:
1187 case ARM::VST3LNd16Pseudo:
1188 case ARM::VST3LNd32Pseudo:
1189 case ARM::VST3LNq16Pseudo:
1190 case ARM::VST3LNq32Pseudo:
1191 case ARM::VST3LNd8Pseudo_UPD:
1192 case ARM::VST3LNd16Pseudo_UPD:
1193 case ARM::VST3LNd32Pseudo_UPD:
1194 case ARM::VST3LNq16Pseudo_UPD:
1195 case ARM::VST3LNq32Pseudo_UPD:
1196 case ARM::VST4LNd8Pseudo:
1197 case ARM::VST4LNd16Pseudo:
1198 case ARM::VST4LNd32Pseudo:
1199 case ARM::VST4LNq16Pseudo:
1200 case ARM::VST4LNq32Pseudo:
1201 case ARM::VST4LNd8Pseudo_UPD:
1202 case ARM::VST4LNd16Pseudo_UPD:
1203 case ARM::VST4LNd32Pseudo_UPD:
1204 case ARM::VST4LNq16Pseudo_UPD:
1205 case ARM::VST4LNq32Pseudo_UPD:
1209 case ARM::VTBL3Pseudo: ExpandVTBL(MBBI, ARM::VTBL3, false); return true;
1210 case ARM::VTBL4Pseudo: ExpandVTBL(MBBI, ARM::VTBL4, false); return true;
1211 case ARM::VTBX3Pseudo: ExpandVTBL(MBBI, ARM::VTBX3, true); return true;
1212 case ARM::VTBX4Pseudo: ExpandVTBL(MBBI, ARM::VTBX4, true); return true;
1241 MF.verify(this, "After expanding ARM pseudo instructions.");
