| /external/llvm/test/CodeGen/PowerPC/ |
| ppc440-fp-basic.ll | 20 %mul.i = fadd double %mul.il, %mul.ir
25 %add.r = fadd double %mul.r, %c.real
26 %add.i = fadd double %mul.i, %c.imag
|
| 2007-11-19-VectorSplitting.ll | 13 %add2 = fadd <4 x float> %mul1, %input2 ; <<4 x float>>
|
| ctrloop-s000.ll | 40 %add = fadd double %0, 1.000000e+00
46 %add.1 = fadd double %1, 1.000000e+00
52 %add.2 = fadd double %2, 1.000000e+00
58 %add.3 = fadd double %3, 1.000000e+00
64 %add.4 = fadd double %4, 1.000000e+00
70 %add.5 = fadd double %5, 1.000000e+00
76 %add.6 = fadd double %6, 1.000000e+00
82 %add.7 = fadd double %7, 1.000000e+00
88 %add.8 = fadd double %8, 1.000000e+00
94 %add.9 = fadd double %9, 1.000000e+0
[all...] |
| fma.ll | 5 %E = fadd double %D, %C ; <double> [#uses=1]
14 %E = fadd double %D, %C ; <double> [#uses=1]
32 %E = fadd double %D, %C ; <double> [#uses=1]
42 %E = fadd double %C, %D ; <double> [#uses=1]
|
| /external/llvm/test/CodeGen/X86/ |
| 2009-03-12-CPAlignBug.ll | 22 %3 = fadd double %0, %2 ; <double> [#uses=1]
26 %7 = fadd x86_fp80 %5, %6 ; <x86_fp80> [#uses=1]
33 %13 = fadd x86_fp80 %11, %12 ; <x86_fp80> [#uses=1]
|
| sincos-opt.ll | 26 %add = fadd float %call, %call1
46 %add = fadd double %call, %call1
58 %add = fadd x86_fp80 %call, %call1
|
| /external/llvm/test/Transforms/EarlyCSE/ |
| commute.ll | 5 ; CHECK-NEXT: fadd
9 %C = fadd float %A, %B
11 %D = fadd float %B, %A
|
| /external/llvm/test/Transforms/SeparateConstOffsetFromGEP/NVPTX/ |
| split-gep-and-gvn.ll | 27 %5 = fadd float %4, 0.000000e+00
33 %11 = fadd float %5, %10
39 %17 = fadd float %11, %16
43 %21 = fadd float %17, %20
72 %5 = fadd float %4, 0.000000e+00
77 %10 = fadd float %5, %9
82 %15 = fadd float %10, %14
86 %19 = fadd float %15, %18
111 %5 = fadd float %4, 0.000000e+00
117 %11 = fadd float %5, %1
[all...] |
| /external/vixl/examples/ |
| add4-double.cc | 45 __ Fadd(d0, d0, d1);
46 __ Fadd(d2, d2, d3);
47 __ Fadd(d0, d0, d2);
|
| /external/llvm/test/Transforms/Inline/ |
| inline-byval-bonus.ll | 38 %7 = fadd double %3, %6
42 %11 = fadd double %7, %10
57 %26 = fadd double %18, %25
65 %34 = fadd double %26, %33
68 %37 = fadd double %35, %36
70 %39 = fadd double %37, %38
72 %41 = fadd double %40, %39
74 %43 = fadd double %42, %41
76 %45 = fadd double %44, %43
84 %53 = fadd double %52, %4
[all...] |
| /external/flac/libFLAC/ia32/ |
| lpc_asm.nasm | 131 fadd dword [edi + (32*4)] ; ST = autoc[32]+d*data[sample+32] d WATCHOUT: not a byte displacement here!
135 fadd dword [edi + (31*4)] ; ST = autoc[31]+d*data[sample+31] d
139 fadd dword [edi + (30*4)] ; ST = autoc[30]+d*data[sample+30] d
143 fadd dword [edi + (29*4)] ; ST = autoc[29]+d*data[sample+29] d
147 fadd dword [edi + (28*4)] ; ST = autoc[28]+d*data[sample+28] d
151 fadd dword [edi + (27*4)] ; ST = autoc[27]+d*data[sample+27] d
155 fadd dword [edi + (26*4)] ; ST = autoc[26]+d*data[sample+26] d
159 fadd dword [edi + (25*4)] ; ST = autoc[25]+d*data[sample+25] d
163 fadd dword [edi + (24*4)] ; ST = autoc[24]+d*data[sample+24] d
167 fadd dword [edi + (23*4)] ; ST = autoc[23]+d*data[sample+23]
[all...] |
| /dalvik/dx/tests/102-verify-nonwide-math/ |
| op_fadd.j | 24 fadd
|
| /external/clang/test/CodeGen/ |
| aarch64-inline-asm.c | 27 asm("fadd %s0, %s1, %s1" : "=w"(f) : "w"(f));
29 // CHECK: call float asm "fadd ${0:s}, ${1:s}, ${1:s}", "=w,w"(float [[FLT_ARG]])
31 asm("fadd %d0, %d1, %d1" : "=w"(d) : "w"(d));
33 // CHECK: call double asm "fadd ${0:d}, ${1:d}, ${1:d}", "=w,w"(double [[DBL_ARG]])
|
| asm_arm64.c | 36 __asm__("fadd %0, %0, %0" : "+w" (x));
|
| /external/clang/test/CodeGenObjC/ |
| property-type-mismatch.m | 14 // CHECK: [[I:%.*]] = fadd float [[C1]], 1.000000e+00
|
| /external/llvm/test/CodeGen/ARM/ |
| 2009-04-08-FloatUndef.ll | 8 %add2 = fadd <4 x float> %mul1, %input2 ; <<4 x float>> [#uses=1]
|
| 2009-06-19-RegScavengerAssert.ll | 23 %2 = fadd float %1, 0x400921FB40000000 ; <float> [#uses=1]
|
| ret_sret_vector.ll | 7 %foo = fadd <4 x double> %a, %b
|
| vector-extend-narrow.ll | 15 %6 = fadd float %3, %4
16 %7 = fadd float %6, %5
36 %6 = fadd float %3, %4
37 %7 = fadd float %6, %5
|
| /external/llvm/test/CodeGen/Hexagon/ |
| dadd.ll | 16 %add = fadd double %0, %1
|
| fadd.ll | 15 %add = fadd float %0, %1
|
| /external/llvm/test/CodeGen/Mips/ |
| no-odd-spreg.ll | 19 %0 = fadd float %a, 1.0
21 %1 = fadd float %a, %0
43 %0 = fadd double %a, 1.0
45 %1 = fadd double %a, %0
|
| sitofp-selectcc-opt.ll | 18 %add = fadd double %conv, %1
|
| /external/llvm/test/CodeGen/NVPTX/ |
| noduplicate-syncthreads.ll | 25 %add = fadd double %conv1, 1.000000e+00
34 %add4 = fadd double %conv3, 2.000000e+00
52 %add11 = fadd double %conv10, 3.000000e+00
61 %add15 = fadd double %conv14, 4.000000e+00
|
| /external/llvm/test/CodeGen/R600/ |
| fadd.ll | 9 %0 = fadd float %a, %b
21 %0 = fadd <2 x float> %a, %b
39 %result = fadd <4 x float> %a, %b
63 %0 = fadd <8 x float> %a, %b
|
