1 ;RUN: llc < %s -march=r600 -mcpu=cayman -stress-sched -verify-misched -verify-machineinstrs 2 ;REQUIRES: asserts 3 4 define void @main(<4 x float> inreg %reg0, <4 x float> inreg %reg1) #1 { 5 main_body: 6 %0 = extractelement <4 x float> %reg1, i32 0 7 %1 = extractelement <4 x float> %reg1, i32 1 8 %2 = extractelement <4 x float> %reg1, i32 2 9 %3 = extractelement <4 x float> %reg1, i32 3 10 %4 = fcmp ult float %1, 0.000000e+00 11 %5 = select i1 %4, float 1.000000e+00, float 0.000000e+00 12 %6 = fsub float -0.000000e+00, %5 13 %7 = fptosi float %6 to i32 14 %8 = bitcast i32 %7 to float 15 %9 = fcmp ult float %0, 5.700000e+01 16 %10 = select i1 %9, float 1.000000e+00, float 0.000000e+00 17 %11 = fsub float -0.000000e+00, %10 18 %12 = fptosi float %11 to i32 19 %13 = bitcast i32 %12 to float 20 %14 = bitcast float %8 to i32 21 %15 = bitcast float %13 to i32 22 %16 = and i32 %14, %15 23 %17 = bitcast i32 %16 to float 24 %18 = bitcast float %17 to i32 25 %19 = icmp ne i32 %18, 0 26 %20 = fcmp ult float %0, 0.000000e+00 27 %21 = select i1 %20, float 1.000000e+00, float 0.000000e+00 28 %22 = fsub float -0.000000e+00, %21 29 %23 = fptosi float %22 to i32 30 %24 = bitcast i32 %23 to float 31 %25 = bitcast float %24 to i32 32 %26 = icmp ne i32 %25, 0 33 br i1 %19, label %IF, label %ELSE 34 35 IF: ; preds = %main_body 36 %. = select i1 %26, float 0.000000e+00, float 1.000000e+00 37 %.18 = select i1 %26, float 1.000000e+00, float 0.000000e+00 38 br label %ENDIF 39 40 ELSE: ; preds = %main_body 41 br i1 %26, label %ENDIF, label %ELSE17 42 43 ENDIF: ; preds = %ELSE17, %ELSE, %IF 44 %temp1.0 = phi float [ %., %IF ], [ %48, %ELSE17 ], [ 0.000000e+00, %ELSE ] 45 %temp2.0 = phi float [ 0.000000e+00, %IF ], [ %49, %ELSE17 ], [ 1.000000e+00, %ELSE ] 46 %temp.0 = phi float [ %.18, %IF ], [ %47, %ELSE17 ], [ 0.000000e+00, %ELSE ] 47 %27 = call float @llvm.AMDIL.clamp.(float %temp.0, float 0.000000e+00, float 1.000000e+00) 48 %28 = call float @llvm.AMDIL.clamp.(float %temp1.0, float 0.000000e+00, float 1.000000e+00) 49 %29 = call float @llvm.AMDIL.clamp.(float %temp2.0, float 0.000000e+00, float 1.000000e+00) 50 %30 = call float @llvm.AMDIL.clamp.(float 1.000000e+00, float 0.000000e+00, float 1.000000e+00) 51 %31 = insertelement <4 x float> undef, float %27, i32 0 52 %32 = insertelement <4 x float> %31, float %28, i32 1 53 %33 = insertelement <4 x float> %32, float %29, i32 2 54 %34 = insertelement <4 x float> %33, float %30, i32 3 55 call void @llvm.R600.store.swizzle(<4 x float> %34, i32 0, i32 0) 56 ret void 57 58 ELSE17: ; preds = %ELSE 59 %35 = fadd float 0.000000e+00, 0x3FC99999A0000000 60 %36 = fadd float 0.000000e+00, 0x3FC99999A0000000 61 %37 = fadd float 0.000000e+00, 0x3FC99999A0000000 62 %38 = fadd float %35, 0x3FC99999A0000000 63 %39 = fadd float %36, 0x3FC99999A0000000 64 %40 = fadd float %37, 0x3FC99999A0000000 65 %41 = fadd float %38, 0x3FC99999A0000000 66 %42 = fadd float %39, 0x3FC99999A0000000 67 %43 = fadd float %40, 0x3FC99999A0000000 68 %44 = fadd float %41, 0x3FC99999A0000000 69 %45 = fadd float %42, 0x3FC99999A0000000 70 %46 = fadd float %43, 0x3FC99999A0000000 71 %47 = fadd float %44, 0x3FC99999A0000000 72 %48 = fadd float %45, 0x3FC99999A0000000 73 %49 = fadd float %46, 0x3FC99999A0000000 74 br label %ENDIF 75 } 76 77 declare float @llvm.AMDIL.clamp.(float, float, float) #0 78 79 declare void @llvm.R600.store.swizzle(<4 x float>, i32, i32) 80 81 attributes #0 = { readnone } 82 attributes #1 = { "ShaderType"="1" } 83
