Lines Matching full:v2i64
73 // Extract v2i64
78 (v2i64 V2I64Regs:$src), imm:$c))],
159 // Insert v2i64
262 def V2I64 : VecBinaryOp<V2AsmStr<!strconcat(asmstr, "64")>, OpNode, V2I64Regs,
296 def V2I64 : VecUnaryOp<V2UnaryStr<!strconcat(asmstr, "64")>, OpNode,
770 def : Pat<(v2i64 (vec_shuf:$op V2I64Regs:$src1, V2I64Regs:$src2)),
1010 def V2I64 : Vec_Compare<op, V2I64Regs, V2I64Regs, inst64>;
1323 // v2i64 -> v4i32
1330 // v4i32 -> v2i64
1331 def : Pat<(v2i64 (bitconvert V4I32Regs:$s)),
1396 // v2i64 -> v4f32
1407 // v2i64 -> v2f64
1440 // v2i64 <- v4f32
1441 def : Pat<(v2i64 (bitconvert V4F32Regs:$s)),
1447 // v2i64 <- v2f64
1448 def : Pat<(v2i64 (bitconvert V2F64Regs:$s)),
