1 #include <openssl/arm_arch.h> 2 3 .text 4 5 .code 32 6 #undef __thumb2__ 7 .globl _gcm_init_v8 8 .private_extern _gcm_init_v8 9 #ifdef __thumb2__ 10 .thumb_func _gcm_init_v8 11 #endif 12 .align 4 13 _gcm_init_v8: 14 vld1.64 {q9},[r1] @ load input H 15 vmov.i8 q11,#0xe1 16 vshl.i64 q11,q11,#57 @ 0xc2.0 17 vext.8 q3,q9,q9,#8 18 vshr.u64 q10,q11,#63 19 vdup.32 q9,d18[1] 20 vext.8 q8,q10,q11,#8 @ t0=0xc2....01 21 vshr.u64 q10,q3,#63 22 vshr.s32 q9,q9,#31 @ broadcast carry bit 23 vand q10,q10,q8 24 vshl.i64 q3,q3,#1 25 vext.8 q10,q10,q10,#8 26 vand q8,q8,q9 27 vorr q3,q3,q10 @ H<<<=1 28 veor q12,q3,q8 @ twisted H 29 vst1.64 {q12},[r0]! @ store Htable[0] 30 31 @ calculate H^2 32 vext.8 q8,q12,q12,#8 @ Karatsuba pre-processing 33 .byte 0xa8,0x0e,0xa8,0xf2 @ pmull q0,q12,q12 34 veor q8,q8,q12 35 .byte 0xa9,0x4e,0xa9,0xf2 @ pmull2 q2,q12,q12 36 .byte 0xa0,0x2e,0xa0,0xf2 @ pmull q1,q8,q8 37 38 vext.8 q9,q0,q2,#8 @ Karatsuba post-processing 39 veor q10,q0,q2 40 veor q1,q1,q9 41 veor q1,q1,q10 42 .byte 0x26,0x4e,0xe0,0xf2 @ pmull q10,q0,q11 @ 1st phase 43 44 vmov d4,d3 @ Xh|Xm - 256-bit result 45 vmov d3,d0 @ Xm is rotated Xl 46 veor q0,q1,q10 47 48 vext.8 q10,q0,q0,#8 @ 2nd phase 49 .byte 0x26,0x0e,0xa0,0xf2 @ pmull q0,q0,q11 50 veor q10,q10,q2 51 veor q14,q0,q10 52 53 vext.8 q9,q14,q14,#8 @ Karatsuba pre-processing 54 veor q9,q9,q14 55 vext.8 q13,q8,q9,#8 @ pack Karatsuba pre-processed 56 vst1.64 {q13,q14},[r0] @ store Htable[1..2] 57 58 bx lr 59 60 .globl _gcm_gmult_v8 61 .private_extern _gcm_gmult_v8 62 #ifdef __thumb2__ 63 .thumb_func _gcm_gmult_v8 64 #endif 65 .align 4 66 _gcm_gmult_v8: 67 vld1.64 {q9},[r0] @ load Xi 68 vmov.i8 q11,#0xe1 69 vld1.64 {q12,q13},[r1] @ load twisted H, ... 70 vshl.u64 q11,q11,#57 71 #ifndef __ARMEB__ 72 vrev64.8 q9,q9 73 #endif 74 vext.8 q3,q9,q9,#8 75 76 .byte 0x86,0x0e,0xa8,0xf2 @ pmull q0,q12,q3 @ H.loXi.lo 77 veor q9,q9,q3 @ Karatsuba pre-processing 78 .byte 0x87,0x4e,0xa9,0xf2 @ pmull2 q2,q12,q3 @ H.hiXi.hi 79 .byte 0xa2,0x2e,0xaa,0xf2 @ pmull q1,q13,q9 @ (H.lo+H.hi)(Xi.lo+Xi.hi) 80 81 vext.8 q9,q0,q2,#8 @ Karatsuba post-processing 82 veor q10,q0,q2 83 veor q1,q1,q9 84 veor q1,q1,q10 85 .byte 0x26,0x4e,0xe0,0xf2 @ pmull q10,q0,q11 @ 1st phase of reduction 86 87 vmov d4,d3 @ Xh|Xm - 256-bit result 88 vmov d3,d0 @ Xm is rotated Xl 89 veor q0,q1,q10 90 91 vext.8 q10,q0,q0,#8 @ 2nd phase of reduction 92 .byte 0x26,0x0e,0xa0,0xf2 @ pmull q0,q0,q11 93 veor q10,q10,q2 94 veor q0,q0,q10 95 96 #ifndef __ARMEB__ 97 vrev64.8 q0,q0 98 #endif 99 vext.8 q0,q0,q0,#8 100 vst1.64 {q0},[r0] @ write out Xi 101 102 bx lr 103 104 .globl _gcm_ghash_v8 105 .private_extern _gcm_ghash_v8 106 #ifdef __thumb2__ 107 .thumb_func _gcm_ghash_v8 108 #endif 109 .align 4 110 _gcm_ghash_v8: 111 vstmdb sp!,{d8,d9,d10,d11,d12,d13,d14,d15} @ 32-bit ABI says so 112 vld1.64 {q0},[r0] @ load [rotated] Xi 113 @ "[rotated]" means that 114 @ loaded value would have 115 @ to be rotated in order to 116 @ make it appear as in 117 @ alorithm specification 118 subs r3,r3,#32 @ see if r3 is 32 or larger 119 mov r12,#16 @ r12 is used as post- 120 @ increment for input pointer; 121 @ as loop is modulo-scheduled 122 @ r12 is zeroed just in time 123 @ to preclude oversteping 124 @ inp[len], which means that 125 @ last block[s] are actually 126 @ loaded twice, but last 127 @ copy is not processed 128 vld1.64 {q12,q13},[r1]! @ load twisted H, ..., H^2 129 vmov.i8 q11,#0xe1 130 vld1.64 {q14},[r1] 131 moveq r12,#0 @ is it time to zero r12? 132 vext.8 q0,q0,q0,#8 @ rotate Xi 133 vld1.64 {q8},[r2]! @ load [rotated] I[0] 134 vshl.u64 q11,q11,#57 @ compose 0xc2.0 constant 135 #ifndef __ARMEB__ 136 vrev64.8 q8,q8 137 vrev64.8 q0,q0 138 #endif 139 vext.8 q3,q8,q8,#8 @ rotate I[0] 140 blo Lodd_tail_v8 @ r3 was less than 32 141 vld1.64 {q9},[r2],r12 @ load [rotated] I[1] 142 #ifndef __ARMEB__ 143 vrev64.8 q9,q9 144 #endif 145 vext.8 q7,q9,q9,#8 146 veor q3,q3,q0 @ I[i]^=Xi 147 .byte 0x8e,0x8e,0xa8,0xf2 @ pmull q4,q12,q7 @ HIi+1 148 veor q9,q9,q7 @ Karatsuba pre-processing 149 .byte 0x8f,0xce,0xa9,0xf2 @ pmull2 q6,q12,q7 150 b Loop_mod2x_v8 151 152 .align 4 153 Loop_mod2x_v8: 154 vext.8 q10,q3,q3,#8 155 subs r3,r3,#32 @ is there more data? 156 .byte 0x86,0x0e,0xac,0xf2 @ pmull q0,q14,q3 @ H^2.loXi.lo 157 movlo r12,#0 @ is it time to zero r12? 158 159 .byte 0xa2,0xae,0xaa,0xf2 @ pmull q5,q13,q9 160 veor q10,q10,q3 @ Karatsuba pre-processing 161 .byte 0x87,0x4e,0xad,0xf2 @ pmull2 q2,q14,q3 @ H^2.hiXi.hi 162 veor q0,q0,q4 @ accumulate 163 .byte 0xa5,0x2e,0xab,0xf2 @ pmull2 q1,q13,q10 @ (H^2.lo+H^2.hi)(Xi.lo+Xi.hi) 164 vld1.64 {q8},[r2],r12 @ load [rotated] I[i+2] 165 166 veor q2,q2,q6 167 moveq r12,#0 @ is it time to zero r12? 168 veor q1,q1,q5 169 170 vext.8 q9,q0,q2,#8 @ Karatsuba post-processing 171 veor q10,q0,q2 172 veor q1,q1,q9 173 vld1.64 {q9},[r2],r12 @ load [rotated] I[i+3] 174 #ifndef __ARMEB__ 175 vrev64.8 q8,q8 176 #endif 177 veor q1,q1,q10 178 .byte 0x26,0x4e,0xe0,0xf2 @ pmull q10,q0,q11 @ 1st phase of reduction 179 180 #ifndef __ARMEB__ 181 vrev64.8 q9,q9 182 #endif 183 vmov d4,d3 @ Xh|Xm - 256-bit result 184 vmov d3,d0 @ Xm is rotated Xl 185 vext.8 q7,q9,q9,#8 186 vext.8 q3,q8,q8,#8 187 veor q0,q1,q10 188 .byte 0x8e,0x8e,0xa8,0xf2 @ pmull q4,q12,q7 @ HIi+1 189 veor q3,q3,q2 @ accumulate q3 early 190 191 vext.8 q10,q0,q0,#8 @ 2nd phase of reduction 192 .byte 0x26,0x0e,0xa0,0xf2 @ pmull q0,q0,q11 193 veor q3,q3,q10 194 veor q9,q9,q7 @ Karatsuba pre-processing 195 veor q3,q3,q0 196 .byte 0x8f,0xce,0xa9,0xf2 @ pmull2 q6,q12,q7 197 bhs Loop_mod2x_v8 @ there was at least 32 more bytes 198 199 veor q2,q2,q10 200 vext.8 q3,q8,q8,#8 @ re-construct q3 201 adds r3,r3,#32 @ re-construct r3 202 veor q0,q0,q2 @ re-construct q0 203 beq Ldone_v8 @ is r3 zero? 204 Lodd_tail_v8: 205 vext.8 q10,q0,q0,#8 206 veor q3,q3,q0 @ inp^=Xi 207 veor q9,q8,q10 @ q9 is rotated inp^Xi 208 209 .byte 0x86,0x0e,0xa8,0xf2 @ pmull q0,q12,q3 @ H.loXi.lo 210 veor q9,q9,q3 @ Karatsuba pre-processing 211 .byte 0x87,0x4e,0xa9,0xf2 @ pmull2 q2,q12,q3 @ H.hiXi.hi 212 .byte 0xa2,0x2e,0xaa,0xf2 @ pmull q1,q13,q9 @ (H.lo+H.hi)(Xi.lo+Xi.hi) 213 214 vext.8 q9,q0,q2,#8 @ Karatsuba post-processing 215 veor q10,q0,q2 216 veor q1,q1,q9 217 veor q1,q1,q10 218 .byte 0x26,0x4e,0xe0,0xf2 @ pmull q10,q0,q11 @ 1st phase of reduction 219 220 vmov d4,d3 @ Xh|Xm - 256-bit result 221 vmov d3,d0 @ Xm is rotated Xl 222 veor q0,q1,q10 223 224 vext.8 q10,q0,q0,#8 @ 2nd phase of reduction 225 .byte 0x26,0x0e,0xa0,0xf2 @ pmull q0,q0,q11 226 veor q10,q10,q2 227 veor q0,q0,q10 228 229 Ldone_v8: 230 #ifndef __ARMEB__ 231 vrev64.8 q0,q0 232 #endif 233 vext.8 q0,q0,q0,#8 234 vst1.64 {q0},[r0] @ write out Xi 235 236 vldmia sp!,{d8,d9,d10,d11,d12,d13,d14,d15} @ 32-bit ABI says so 237 bx lr 238 239 .byte 71,72,65,83,72,32,102,111,114,32,65,82,77,118,56,44,32,67,82,89,80,84,79,71,65,77,83,32,98,121,32,60,97,112,112,114,111,64,111,112,101,110,115,115,108,46,111,114,103,62,0 240 .align 2 241 .align 2 242
