/external/compiler-rt/lib/builtins/arm/ |
restore_vfp_d8_d15_regs.S | 26 // Restore registers d8-d15 from stack 30 vldmia sp!, {d8-d15} // pop registers d8-d15 off stack
|
save_vfp_d8_d15_regs.S | 26 // Save registers d8-d15 onto stack 30 vstmdb sp!, {d8-d15} // push registers d8-d15 onto stack
|
/external/libhevc/common/arm64/ |
ihevc_neon_macros.s | 42 stp d14,d15,[sp,#-16]! 45 ldp d14,d15,[sp],#16
|
/external/libavc/common/armv8/ |
ih264_neon_macros.s | 27 stp d14, d15, [sp, #-16]! 30 ldp d14, d15, [sp], #16
|
/external/libmpeg2/common/armv8/ |
impeg2_neon_macros.s | 44 stp d14, d15, [sp, #-16]! 47 ldp d14, d15, [sp], #16
|
/external/llvm/test/MC/AArch64/ |
neon-scalar-shift-imm.s | 8 sshr d15, d16, #12 10 // CHECK: sshr d15, d16, #12 // encoding: [0x0f,0x06,0x74,0x5f] 50 srsra d15, d11, #19 52 // CHECK: srsra d15, d11, #19 // encoding: [0x6f,0x35,0x6d,0x5f] 74 sqshl d15, d16, #51 79 // CHECK: sqshl d15, d16, #51 // encoding: [0x0f,0x76,0x73,0x5f] 87 uqshl d15, d12, #19 92 // CHECK: uqshl d15, d12, #19 // encoding: [0x8f,0x75,0x53,0x7f] 170 sqshrun s10, d15, #15 174 // CHECK: sqshrun s10, d15, #15 // encoding: [0xea,0x85,0x31,0x7f [all...] |
neon-scalar-mul.s | 62 sqdmull d15, s22, s12 65 // CHECK: sqdmull d15, s22, s12 // encoding: [0xcf,0xd2,0xac,0x5e]
|
neon-scalar-by-elem-mul.s | 31 fmulx d15, d9, v7.d[0] 39 // CHECK: fmulx d15, d9, v7.d[0] // encoding: [0x2f,0x91,0xc7,0x7f]
|
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/AArch64/ |
neon-scalar-shift-imm.s | 8 sshr d15, d16, #12 10 // CHECK: sshr d15, d16, #12 // encoding: [0x0f,0x06,0x74,0x5f] 50 srsra d15, d11, #19 52 // CHECK: srsra d15, d11, #19 // encoding: [0x6f,0x35,0x6d,0x5f] 74 sqshl d15, d16, #51 79 // CHECK: sqshl d15, d16, #51 // encoding: [0x0f,0x76,0x73,0x5f] 87 uqshl d15, d12, #19 92 // CHECK: uqshl d15, d12, #19 // encoding: [0x8f,0x75,0x53,0x7f] 170 sqshrun s10, d15, #15 174 // CHECK: sqshrun s10, d15, #15 // encoding: [0xea,0x85,0x31,0x7f [all...] |
neon-scalar-mul.s | 62 sqdmull d15, s22, s12 65 // CHECK: sqdmull d15, s22, s12 // encoding: [0xcf,0xd2,0xac,0x5e]
|
neon-scalar-by-elem-mul.s | 31 fmulx d15, d9, v7.d[0] 39 // CHECK: fmulx d15, d9, v7.d[0] // encoding: [0x2f,0x91,0xc7,0x7f]
|
/external/libxaac/decoder/armv7/ |
ia_xheaacd_mps_mulshift.s | 29 VPUSH {d8 - d15} 43 VPOP {d8 - d15}
|
/art/test/705-register-conflict/src/ |
Main.java | 29 double d8 = 0, d9 = 0, d10 = 0, d11 = 0, d12 = 0, d13 = 0, d14 = 0, d15 = 0; local 48 d15 = d14 + 1; 49 d16 = d15 + 1; 69 + d8 + d9 + d10 + d11 + d12 + d13 + d14 + d15
|
/external/libhevc/common/arm/ |
ihevc_itrans_recon_32x32.s | 163 vpush {d8 - d15} 249 vld1.16 d15,[r0],r6 263 vmlal.s16 q12,d15,d1[3] 264 vmlal.s16 q13,d15,d5[1] 265 vmlsl.s16 q14,d15,d7[1] 266 vmlsl.s16 q15,d15,d3[3] 321 vld1.16 d15,[r0],r6 337 vmlal.s16 q12,d15,d3[3] 338 vmlsl.s16 q13,d15,d4[3] 339 vmlsl.s16 q14,d15,d2[3 [all...] |
ihevc_itrans_recon_4x4_ttype1.s | 127 vpush {d8 - d15} 170 vqrshrn.s32 d15,q4,#shift_stage1_idct @ (pi2_out[1] + rounding ) >> shift_stage1_idct 175 vtrn.16 d14,d15 178 vtrn.32 d15,d17 179 @ output in d14,d15,d16,d17 185 @ d15 - d1 189 vmull.s16 q3,d15,d4[2] @74 * pi2_src[1] 194 vmull.s16 q4,d15,d4[2] @74 * pi2_src[1] 205 vmlsl.s16 q6,d15,d4[2] @ - 74 * pi2_src[1] + 55 * pi2_src[2] 234 vpop {d8 - d15} [all...] |
ihevc_inter_pred_chroma_vert_w16inp.s | 113 vpush {d8 - d15} 127 vdup.16 d15,d0[3] @coeff_3 157 vmlal.s16 q0,d6,d15 158 vmlal.s16 q4,d2,d15 198 vmlal.s16 q15,d3,d15 207 vmlal.s16 q14,d4,d15 217 vmlal.s16 q13,d5,d15 229 vmlal.s16 q12,d6,d15 244 vmlal.s16 q15,d3,d15 253 vmlal.s16 q14,d4,d15 [all...] |
ihevc_inter_pred_chroma_vert_w16inp_w16out.s | 113 vpush {d8 - d15} 127 vdup.16 d15,d0[3] @coeff_3 157 vmlal.s16 q0,d6,d15 158 vmlal.s16 q4,d2,d15 197 vmlal.s16 q15,d3,d15 206 vmlal.s16 q14,d4,d15 216 vmlal.s16 q13,d5,d15 227 vmlal.s16 q12,d6,d15 241 vmlal.s16 q15,d3,d15 249 vmlal.s16 q14,d4,d15 [all...] |
ihevc_intra_pred_chroma_mode_18_34.s | 111 vpush {d8 - d15} 151 vld1.8 {d14,d15},[r8],r6 152 vst1.8 {d14,d15},[r10],r3 187 vpop {d8 - d15}
|
ihevc_intra_pred_chroma_mode2.s | 110 vpush {d8 - d15} 143 vld2.8 {d14,d15},[r10],r8 170 vrev64.8 d31,d15 203 vld2.8 {d14,d15},[r10],r8 235 vrev64.8 d31,d15 264 vld2.8 {d14,d15},[r10],r8 268 vshl.i64 d3,d15,#32 296 vpop {d8 - d15}
|
ihevc_intra_pred_luma_mode2.s | 110 vpush {d8 - d15} 155 vrev64.8 d15,d7 179 vst1.8 {d15},[r14],r5 221 vrev64.8 d15,d7 234 vst1.8 {d15},[r14],r5 265 vpop {d8 - d15}
|
ihevc_itrans_recon_8x8.s | 145 @// row 7 first half - d15 - y7 159 vpush {d8 - d15} 213 vld1.16 d15,[r9]! 233 @// vld1.16 d15,[r2]! 251 vmlal.s16 q12,d15,d1[3] @// b0 = y1 * cos1 + y3 * cos3 + y5 * sin3 + y7 * sin1(part of r0,r7) 252 vmlsl.s16 q13,d15,d1[1] @// b1 = y1 * cos3 - y3 * sin1 - y5 * cos1 - y7 * sin3(part of r1,r6) 253 vmlal.s16 q14,d15,d0[3] @// b2 = y1 * sin3 - y3 * cos1 + y5 * sin1 + y7 * cos3(part of r2,r5) 254 vmlsl.s16 q15,d15,d0[1] @// b3 = y1 * sin1 - y3 * sin3 + y5 * cos3 - y7 * cos1(part of r3,r4) 274 vqrshrn.s32 d15,q3,#shift_stage1_idct @// r7 = (a0 - b0 + rnd) >> 7(shift_stage1_idct) 342 vqrshrn.s32 d15,q3,#shift_stage1_idct @// r7 = (a0 - b0 + rnd) >> 7(shift_stage1_idct [all...] |
/external/libvpx/libvpx/vp8/common/arm/neon/ |
dequant_idct_neon.c | 25 int32x2_t d14, d15; local 32 d14 = d15 = vdup_n_s32(0); 52 d15 = vld1_lane_s32((const int32_t *)dst0, d15, 0); 54 d15 = vld1_lane_s32((const int32_t *)dst0, d15, 1); 127 vaddw_u8(vreinterpretq_u16_s16(q2), vreinterpret_u8_s32(d15))); 130 d15 = vreinterpret_s32_u8(vqmovun_s16(q2)); 137 vst1_lane_s32((int32_t *)dst0, d15, 0); 139 vst1_lane_s32((int32_t *)dst0, d15, 1) [all...] |
/external/swiftshader/third_party/llvm-7.0/llvm/test/MC/ARM/ |
d16.s | 8 @ D16: note: operand must be a register in range [d0, d15] 12 @ D16: error: operand must be a register in range [d0, d15] 16 @ D16: error: operand must be a register in range [d0, d15] 20 @ D16: error: operand must be a register in range [d0, d15] 24 @ D16: error: operand must be a register in range [d0, d15]
|
/external/llvm/test/MC/ARM/ |
directive-fpu-instrs.s | 16 fstmfdd sp!, {d8, d9, d10, d11, d12, d13, d14, d15}
|
/external/libvpx/config/arm-neon/vpx_dsp/arm/ |
save_reg_neon.asm.S | 30 vstm r0!, {d8-d15} 37 vldm r0!, {d8-d15}
|