| /external/llvm/lib/Target/AArch64/ |
| AArch64SelectionDAGInfo.cpp | 42 EVT IntPtr = TLI.getPointerTy();
|
| AArch64ISelLowering.cpp | 481 void AArch64TargetLowering::addTypeForNEON(EVT VT, EVT PromotedBitwiseVT) {
559 EVT AArch64TargetLowering::getSetCCResultType(LLVMContext &, EVT VT) const {
590 EVT VT = cast<MemIntrinsicSDNode>(Op)->getMemoryVT();
628 MVT AArch64TargetLowering::getScalarShiftAmountTy(EVT LHSTy) const {
[all...] |
| /external/llvm/lib/Target/Mips/ |
| Mips16ISelLowering.h | 24 bool allowsUnalignedMemoryAccesses(EVT VT, unsigned AddrSpace,
|
| MipsSEISelLowering.cpp | 330 MipsSETargetLowering::allowsUnalignedMemoryAccesses(EVT VT,
571 EVT ExtendTy = cast<VTSDNode>(Op0Op2)->getVT();
666 EVT Ty = N->getValueType(0);
793 static SDValue genConstMult(SDValue X, uint64_t C, SDLoc DL, EVT VT,
794 EVT ShiftTy, SelectionDAG &DAG) {
834 EVT VT = N->getValueType(0);
844 static SDValue performDSPShiftCombine(unsigned Opc, SDNode *N, EVT Ty,
871 EVT Ty = N->getValueType(0);
[all...] |
| Mips16ISelDAGToDAG.cpp | 46 Mips16DAGToDAGISel::selectMULT(SDNode *N, unsigned Opc, SDLoc DL, EVT Ty,
164 EVT ValTy = Addr.getValueType();
250 EVT NodeTy = Node->getValueType(0);
278 EVT VT = LHS.getValueType();
|
| MipsSEISelDAGToDAG.cpp | 243 EVT VT = LHS.getValueType();
256 EVT ValTy = Addr.getValueType();
272 EVT ValTy = Addr.getValueType();
453 EVT EltTy = N->getValueType(0).getVectorElementType();
528 EVT EltTy = N->getValueType(0).getVectorElementType();
559 EVT EltTy = N->getValueType(0).getVectorElementType();
592 EVT EltTy = N->getValueType(0).getVectorElementType();
613 EVT EltTy = N->getValueType(0).getVectorElementType();
773 EVT PtrVT = getTargetLowering()->getPointerTy();
813 EVT ResVecTy = BVN->getValueType(0)
[all...] |
| MipsISelLowering.cpp | 85 SDValue MipsTargetLowering::getGlobalReg(SelectionDAG &DAG, EVT Ty) const {
90 SDValue MipsTargetLowering::getTargetNode(GlobalAddressSDNode *N, EVT Ty,
96 SDValue MipsTargetLowering::getTargetNode(ExternalSymbolSDNode *N, EVT Ty,
102 SDValue MipsTargetLowering::getTargetNode(BlockAddressSDNode *N, EVT Ty,
108 SDValue MipsTargetLowering::getTargetNode(JumpTableSDNode *N, EVT Ty,
114 SDValue MipsTargetLowering::getTargetNode(ConstantPoolSDNode *N, EVT Ty,
422 EVT MipsTargetLowering::getSetCCResultType(LLVMContext &, EVT VT) const {
434 EVT Ty = N->getValueType(0);
551 EVT FalseTy = False.getValueType()
[all...] |
| /external/llvm/lib/Target/NVPTX/ |
| NVPTXISelLowering.cpp | 78 SmallVectorImpl<EVT> &ValueVTs,
81 SmallVector<EVT, 16> TempVTs;
86 EVT VT = TempVTs[i];
477 NVPTXTargetLowering::getPreferredVectorAction(EVT VT) const {
564 SmallVector<EVT, 16> vtparts;
693 EVT VT = Outs[OIdx].VT;
699 SmallVector<EVT, 16> vtparts;
714 EVT elemtype = vtparts[j];
740 EVT ObjectVT = getValueType(Ty);
752 EVT EltVT = ObjectVT.getVectorElementType()
[all...] |
| /external/llvm/lib/Target/Sparc/ |
| SparcISelLowering.h | 87 MVT getScalarShiftAmountTy(EVT LHSTy) const override { return MVT::i32; }
90 EVT getSetCCResultType(LLVMContext &Context, EVT VT) const override;
159 bool ShouldShrinkFPConstant(EVT VT) const override {
|
| /external/llvm/lib/Target/SystemZ/ |
| SystemZSelectionDAGInfo.cpp | 35 EVT PtrVT = Src.getValueType();
90 EVT PtrVT = Dst.getValueType();
161 EVT PtrVT = Src1.getValueType();
211 EVT PtrVT = Src.getValueType();
268 EVT PtrVT = Src.getValueType();
280 EVT PtrVT = Src.getValueType();
288 EVT PtrVT = Src.getValueType();
|
| SystemZISelDAGToDAG.cpp | 154 void getAddressOperands(const SystemZAddressingMode &AM, EVT VT,
156 void getAddressOperands(const SystemZAddressingMode &AM, EVT VT,
273 SDValue getUNDEF(SDLoc DL, EVT VT) const;
276 SDValue convertTo(SDLoc DL, EVT VT, SDValue N) const;
576 EVT VT, SDValue &Base,
601 EVT VT, SDValue &Base,
849 SDValue SystemZDAGToDAGISel::getUNDEF(SDLoc DL, EVT VT) const {
854 SDValue SystemZDAGToDAGISel::convertTo(SDLoc DL, EVT VT, SDValue N) const {
865 EVT VT = N->getValueType(0);
899 EVT OpcodeVT = MVT::i64
[all...] |
| /external/llvm/lib/CodeGen/SelectionDAG/ |
| SelectionDAGBuilder.cpp | 95 MVT PartVT, EVT ValueVT, const Value *V);
104 unsigned NumParts, MVT PartVT, EVT ValueVT,
125 EVT RoundVT = RoundBits == ValueBits ?
126 ValueVT : EVT::getIntegerVT(*DAG.getContext(), RoundBits);
129 EVT HalfVT = EVT::getIntegerVT(*DAG.getContext(), RoundBits/2);
149 EVT OddVT = EVT::getIntegerVT(*DAG.getContext(), OddParts * PartBits);
157 EVT TotalVT = EVT::getIntegerVT(*DAG.getContext(), NumParts * PartBits)
[all...] |
| LegalizeTypes.h | 66 TargetLowering::LegalizeTypeAction getTypeAction(EVT VT) const {
71 bool isTypeLegal(EVT VT) const {
75 EVT getSetCCResultType(EVT VT) const {
153 SDValue CreateStackStoreLoad(SDValue Op, EVT DestVT);
154 bool CustomLowerNode(SDNode *N, EVT VT, bool LegalizeResult);
155 bool CustomWidenLowerNode(SDNode *N, EVT VT);
162 SDValue GetVectorElementPointer(SDValue VecPtr, EVT EltVT, SDValue Index);
170 SDValue PromoteTargetBoolean(SDValue Bool, EVT ValVT);
173 void SplitInteger(SDValue Op, EVT LoVT, EVT HiVT
[all...] |
| TargetLowering.cpp | 87 RTLIB::Libcall LC, EVT RetVT,
117 void TargetLowering::softenSetCCOperands(SelectionDAG &DAG, EVT VT,
199 EVT RetVT = getCmpLibcallReturnType();
301 EVT VT = Op.getValueType();
347 EVT SmallVT = EVT::getIntegerVT(*DAG.getContext(), SmallVTBits);
536 EVT VT = Op.getValueType();
551 EVT VT = Op.getValueType();
627 EVT VT = Op.getValueType();
641 EVT InnerVT = InnerOp.getValueType()
[all...] |
| FastISel.cpp | 144 EVT RealVT = TLI.getValueType(V->getType(), /*AllowUnknown=*/true);
211 EVT IntVT = TLI.getPointerTy();
300 EVT IdxVT = EVT::getEVT(Idx->getType(), /*HandleUnknown=*/false);
362 EVT VT = EVT::getEVT(I->getType(), /*HandleUnknown=*/true);
839 EVT SrcVT = TLI.getValueType(I->getOperand(0)->getType());
840 EVT DstVT = TLI.getValueType(I->getType());
[all...] |
| FunctionLoweringInfo.cpp | 206 SmallVector<EVT, 4> ValueVTs;
209 EVT VT = ValueVTs[vti];
262 SmallVector<EVT, 4> ValueVTs;
267 EVT ValueVT = ValueVTs[Value];
311 SmallVector<EVT, 1> ValueVTs;
315 EVT IntVT = ValueVTs[0];
|
| /frameworks/compile/slang/ |
| slang_rs_reflection_cpp.cpp | 84 const RSExportVectorType *EVT = static_cast<const RSExportVectorType *>(ET);
86 VecName << EVT->getRSReflectionType(EVT)->rs_c_vector_prefix
87 << EVT->getNumElement();
606 void RSReflectionCpp::genGetterAndSetter(const RSExportVectorType *EVT,
608 slangAssert(EVT != NULL);
611 EVT->convertToRTD(&rtd);
615 << rtd.type->rs_c_vector_prefix << EVT->getNumElement()
623 mOut.indent() << rtd.type->rs_c_vector_prefix << EVT->getNumElement()
888 const RSExportVectorType *EVT = static_cast<const RSExportVectorType *>(ET)
[all...] |
| slang_rs_reflection.cpp | 192 const RSExportVectorType *EVT = static_cast<const RSExportVectorType *>(ET);
194 VecName << EVT->getRSReflectionType(EVT)->rs_java_vector_prefix
195 << EVT->getNumElement();
249 const RSExportVectorType *EVT = static_cast<const RSExportVectorType *>(ET);
250 if (EVT->getType() == DataTypeFloat32) {
251 if (EVT->getNumElement() == 2) {
253 } else if (EVT->getNumElement() == 3) {
255 } else if (EVT->getNumElement() == 4) {
260 } else if (EVT->getType() == DataTypeUnsigned8)
[all...] |
| /external/chromium_org/third_party/mesa/src/src/gallium/drivers/radeon/ |
| AMDGPUISelLowering.cpp | 106 EVT VT = Op.getValueType();
154 EVT VT = Op.getValueType();
167 EVT VT = Op.getValueType();
184 EVT VT = Op.getValueType();
315 unsigned Reg, EVT VT) const {
|
| SIISelLowering.cpp | 252 EVT SITargetLowering::getSetCCResultType(EVT VT) const
272 EVT VT = Op.getValueType();
334 EVT VT = Op.getValueType();
381 EVT VT = Op.getValueType();
396 EVT VT = N->getValueType(0);
|
| /external/mesa3d/src/gallium/drivers/radeon/ |
| AMDGPUISelLowering.cpp | 106 EVT VT = Op.getValueType();
154 EVT VT = Op.getValueType();
167 EVT VT = Op.getValueType();
184 EVT VT = Op.getValueType();
315 unsigned Reg, EVT VT) const {
|
| SIISelLowering.cpp | 252 EVT SITargetLowering::getSetCCResultType(EVT VT) const
272 EVT VT = Op.getValueType();
334 EVT VT = Op.getValueType();
381 EVT VT = Op.getValueType();
396 EVT VT = N->getValueType(0);
|
| /external/llvm/lib/Target/ARM/ |
| ARMISelLowering.cpp | [all...] |
| /external/llvm/lib/Target/R600/ |
| SIISelLowering.cpp | 233 bool SITargetLowering::allowsUnalignedMemoryAccesses(EVT VT,
274 SITargetLowering::getPreferredVectorAction(EVT VT) const {
288 SDValue SITargetLowering::LowerParameter(SelectionDAG &DAG, EVT VT, EVT MemVT,
398 EVT VT = VA.getLocVT();
402 EVT MemVT = Splits[i].VT;
567 EVT SITargetLowering::getSetCCResultType(LLVMContext &, EVT VT) const {
574 MVT SITargetLowering::getScalarShiftAmountTy(EVT VT) const {
578 bool SITargetLowering::isFMAFasterThanFMulAndFAdd(EVT VT) const
[all...] |
| /external/llvm/include/llvm/Target/ |
| TargetRegisterInfo.h | 104 bool hasType(EVT vt) const {
106 if (EVT(VTs[i]) == vt)
309 getMinimalPhysRegClass(unsigned Reg, EVT VT = MVT::Other) const;
[all...] |
