1 #name: Valid ARMv8.2-A with ARMv8.1-A NEON instructions. 2 #as: -march=armv8.2-a -mfpu=neon-fp-armv8 3 #objdump: -dr 4 #skip: *-*-*coff *-*-pe *-*-wince *-*-*aout* *-*-netbsd 5 #source: armv8-a+rdma.s 6 7 .*: +file format .*arm.* 8 9 10 Disassembly of section .text: 11 12 00000000 <.*>: 13 0: f3110b12 vqrdmlah.s16 d0, d1, d2 14 4: f3120b54 vqrdmlah.s16 q0, q1, q2 15 8: f3210b12 vqrdmlah.s32 d0, d1, d2 16 c: f3220b54 vqrdmlah.s32 q0, q1, q2 17 10: f3110c12 vqrdmlsh.s16 d0, d1, d2 18 14: f3120c54 vqrdmlsh.s16 q0, q1, q2 19 18: f3210c12 vqrdmlsh.s32 d0, d1, d2 20 1c: f3220c54 vqrdmlsh.s32 q0, q1, q2 21 20: f2910e42 vqrdmlah.s16 d0, d1, d2\[0\] 22 24: f2910e4a vqrdmlah.s16 d0, d1, d2\[1\] 23 28: f2910e62 vqrdmlah.s16 d0, d1, d2\[2\] 24 2c: f2910e6a vqrdmlah.s16 d0, d1, d2\[3\] 25 30: f3920e42 vqrdmlah.s16 q0, q1, d2\[0\] 26 34: f3920e4a vqrdmlah.s16 q0, q1, d2\[1\] 27 38: f3920e62 vqrdmlah.s16 q0, q1, d2\[2\] 28 3c: f3920e6a vqrdmlah.s16 q0, q1, d2\[3\] 29 40: f2a10e42 vqrdmlah.s32 d0, d1, d2\[0\] 30 44: f2a10e62 vqrdmlah.s32 d0, d1, d2\[1\] 31 48: f3a20e42 vqrdmlah.s32 q0, q1, d2\[0\] 32 4c: f3a20e62 vqrdmlah.s32 q0, q1, d2\[1\] 33 50: f2910f42 vqrdmlsh.s16 d0, d1, d2\[0\] 34 54: f2910f4a vqrdmlsh.s16 d0, d1, d2\[1\] 35 58: f2910f62 vqrdmlsh.s16 d0, d1, d2\[2\] 36 5c: f2910f6a vqrdmlsh.s16 d0, d1, d2\[3\] 37 60: f3920f42 vqrdmlsh.s16 q0, q1, d2\[0\] 38 64: f3920f4a vqrdmlsh.s16 q0, q1, d2\[1\] 39 68: f3920f62 vqrdmlsh.s16 q0, q1, d2\[2\] 40 6c: f3920f6a vqrdmlsh.s16 q0, q1, d2\[3\] 41 70: f2a10f42 vqrdmlsh.s32 d0, d1, d2\[0\] 42 74: f2a10f62 vqrdmlsh.s32 d0, d1, d2\[1\] 43 78: f3a20f42 vqrdmlsh.s32 q0, q1, d2\[0\] 44 7c: f3a20f62 vqrdmlsh.s32 q0, q1, d2\[1\] 45 46 00000080 <.*>: 47 80: ff11 0b12 vqrdmlah.s16 d0, d1, d2 48 84: ff12 0b54 vqrdmlah.s16 q0, q1, q2 49 88: ff21 0b12 vqrdmlah.s32 d0, d1, d2 50 8c: ff22 0b54 vqrdmlah.s32 q0, q1, q2 51 90: ff11 0c12 vqrdmlsh.s16 d0, d1, d2 52 94: ff12 0c54 vqrdmlsh.s16 q0, q1, q2 53 98: ff21 0c12 vqrdmlsh.s32 d0, d1, d2 54 9c: ff22 0c54 vqrdmlsh.s32 q0, q1, q2 55 a0: ef91 0e42 vqrdmlah.s16 d0, d1, d2\[0\] 56 a4: ef91 0e4a vqrdmlah.s16 d0, d1, d2\[1\] 57 a8: ef91 0e62 vqrdmlah.s16 d0, d1, d2\[2\] 58 ac: ef91 0e6a vqrdmlah.s16 d0, d1, d2\[3\] 59 b0: ff92 0e42 vqrdmlah.s16 q0, q1, d2\[0\] 60 b4: ff92 0e4a vqrdmlah.s16 q0, q1, d2\[1\] 61 b8: ff92 0e62 vqrdmlah.s16 q0, q1, d2\[2\] 62 bc: ff92 0e6a vqrdmlah.s16 q0, q1, d2\[3\] 63 c0: efa1 0e42 vqrdmlah.s32 d0, d1, d2\[0\] 64 c4: efa1 0e62 vqrdmlah.s32 d0, d1, d2\[1\] 65 c8: ffa2 0e42 vqrdmlah.s32 q0, q1, d2\[0\] 66 cc: ffa2 0e62 vqrdmlah.s32 q0, q1, d2\[1\] 67 d0: ef91 0f42 vqrdmlsh.s16 d0, d1, d2\[0\] 68 d4: ef91 0f4a vqrdmlsh.s16 d0, d1, d2\[1\] 69 d8: ef91 0f62 vqrdmlsh.s16 d0, d1, d2\[2\] 70 dc: ef91 0f6a vqrdmlsh.s16 d0, d1, d2\[3\] 71 e0: ff92 0f42 vqrdmlsh.s16 q0, q1, d2\[0\] 72 e4: ff92 0f4a vqrdmlsh.s16 q0, q1, d2\[1\] 73 e8: ff92 0f62 vqrdmlsh.s16 q0, q1, d2\[2\] 74 ec: ff92 0f6a vqrdmlsh.s16 q0, q1, d2\[3\] 75 f0: efa1 0f42 vqrdmlsh.s32 d0, d1, d2\[0\] 76 f4: efa1 0f62 vqrdmlsh.s32 d0, d1, d2\[1\] 77 f8: ffa2 0f42 vqrdmlsh.s32 q0, q1, d2\[0\] 78 fc: ffa2 0f62 vqrdmlsh.s32 q0, q1, d2\[1\] 79 80
