1 # name: Conditions in Neon instructions, Thumb mode (illegal in ARM). 2 # as: -mfpu=neon -I$srcdir/$subdir 3 # objdump: -dr --prefix-addresses --show-raw-insn 4 5 .*: +file format .*arm.* 6 7 Disassembly of section \.text: 8 0[0-9a-f]+ <[^>]+> bf01 itttt eq 9 0[0-9a-f]+ <[^>]+> ef22 0152 vorreq q0, q1, q1 10 0[0-9a-f]+ <[^>]+> ef21 0111 vorreq d0, d1, d1 11 0[0-9a-f]+ <[^>]+> ef80 0050 vmoveq\.i32 q0, #0 ; 0x00000000 12 0[0-9a-f]+ <[^>]+> ef80 0010 vmoveq\.i32 d0, #0 ; 0x00000000 13 0[0-9a-f]+ <[^>]+> bf01 itttt eq 14 0[0-9a-f]+ <[^>]+> ee20 2b10 vmoveq\.32 d0\[1\], r2 15 0[0-9a-f]+ <[^>]+> ec42 1b10 vmoveq d0, r1, r2 16 0[0-9a-f]+ <[^>]+> ee11 2b10 vmoveq\.32 r2, d1\[0\] 17 0[0-9a-f]+ <[^>]+> ec51 0b12 vmoveq r0, r1, d2 18 0[0-9a-f]+ <[^>]+> bf04 itt eq 19 0[0-9a-f]+ <[^>]+> ff01 0d12 vmuleq\.f32 d0, d1, d2 20 0[0-9a-f]+ <[^>]+> ff02 0d54 vmuleq\.f32 q0, q1, q2 21 0[0-9a-f]+ <[^>]+> bf04 itt eq 22 0[0-9a-f]+ <[^>]+> ef01 0d12 vmlaeq\.f32 d0, d1, d2 23 0[0-9a-f]+ <[^>]+> ef02 0d54 vmlaeq\.f32 q0, q1, q2 24 0[0-9a-f]+ <[^>]+> bf04 itt eq 25 0[0-9a-f]+ <[^>]+> ef21 0d12 vmlseq\.f32 d0, d1, d2 26 0[0-9a-f]+ <[^>]+> ef22 0d54 vmlseq\.f32 q0, q1, q2 27 0[0-9a-f]+ <[^>]+> bf04 itt eq 28 0[0-9a-f]+ <[^>]+> ef01 0d02 vaddeq\.f32 d0, d1, d2 29 0[0-9a-f]+ <[^>]+> ef02 0d44 vaddeq\.f32 q0, q1, q2 30 0[0-9a-f]+ <[^>]+> bf04 itt eq 31 0[0-9a-f]+ <[^>]+> ef21 0d02 vsubeq\.f32 d0, d1, d2 32 0[0-9a-f]+ <[^>]+> ef22 0d44 vsubeq\.f32 q0, q1, q2 33 0[0-9a-f]+ <[^>]+> bf04 itt eq 34 0[0-9a-f]+ <[^>]+> ffb9 0701 vabseq\.f32 d0, d1 35 0[0-9a-f]+ <[^>]+> ffb9 0742 vabseq\.f32 q0, q1 36 0[0-9a-f]+ <[^>]+> bf04 itt eq 37 0[0-9a-f]+ <[^>]+> ffb9 0781 vnegeq\.f32 d0, d1 38 0[0-9a-f]+ <[^>]+> ffb9 07c2 vnegeq\.f32 q0, q1 39 0[0-9a-f]+ <[^>]+> bf04 itt eq 40 0[0-9a-f]+ <[^>]+> ffbb 0701 vcvteq\.s32\.f32 d0, d1 41 0[0-9a-f]+ <[^>]+> ffbb 0742 vcvteq\.s32\.f32 q0, q1 42 0[0-9a-f]+ <[^>]+> bf04 itt eq 43 0[0-9a-f]+ <[^>]+> ffbb 0781 vcvteq\.u32\.f32 d0, d1 44 0[0-9a-f]+ <[^>]+> ffbb 07c2 vcvteq\.u32\.f32 q0, q1 45 0[0-9a-f]+ <[^>]+> bf04 itt eq 46 0[0-9a-f]+ <[^>]+> ffbb 0601 vcvteq\.f32\.s32 d0, d1 47 0[0-9a-f]+ <[^>]+> ffbb 0642 vcvteq\.f32\.s32 q0, q1 48 0[0-9a-f]+ <[^>]+> bf04 itt eq 49 0[0-9a-f]+ <[^>]+> ffbb 0681 vcvteq\.f32\.u32 d0, d1 50 0[0-9a-f]+ <[^>]+> ffbb 06c2 vcvteq\.f32\.u32 q0, q1 51 0[0-9a-f]+ <[^>]+> bf01 itttt eq 52 0[0-9a-f]+ <[^>]+> ee80 1b10 vdupeq\.32 d0, r1 53 0[0-9a-f]+ <[^>]+> eea0 1b10 vdupeq\.32 q0, r1 54 0[0-9a-f]+ <[^>]+> ffb4 0c01 vdupeq\.32 d0, d1\[0\] 55 0[0-9a-f]+ <[^>]+> ffbc 0c41 vdupeq\.32 q0, d1\[1\] 56
